ອຸປະກອນ semiconductor ພະລັງງານຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງໃນອຸດສາຫະກໍາ, ການບໍລິໂພກ, ການທະຫານແລະຂົງເຂດອື່ນໆ, ແລະມີຕໍາແຫນ່ງຍຸດທະສາດສູງ.ເຮົາມາເບິ່ງພາບລວມຂອງອຸປະກອນພະລັງງານຈາກຮູບ:
ອຸປະກອນ semiconductor ພະລັງງານສາມາດແບ່ງອອກເປັນປະເພດເຕັມ, ປະເພດເຄິ່ງຄວບຄຸມແລະປະເພດທີ່ບໍ່ສາມາດຄວບຄຸມໄດ້ຕາມລະດັບການຄວບຄຸມຂອງສັນຍານວົງຈອນ.ຫຼືອີງຕາມຄຸນສົມບັດສັນຍານຂອງວົງຈອນການຂັບລົດ, ມັນສາມາດແບ່ງອອກເປັນປະເພດແຮງດັນ, ປະເພດຂັບເຄື່ອນໃນປະຈຸບັນ, ແລະອື່ນໆ.
| ການຈັດປະເພດ | ປະເພດ | ອຸປະກອນ semiconductor ພະລັງງານສະເພາະ |
| ການຄວບຄຸມສັນຍານໄຟຟ້າ | ປະເພດເຄິ່ງຄວບຄຸມ | SCR |
| ການຄວບຄຸມຢ່າງເຕັມທີ່ | GTO, GTR, MOSFET, IGBT | |
| ບໍ່ສາມາດຄວບຄຸມໄດ້ | ໄດໂອດພະລັງງານ | |
| ຄຸນສົມບັດສັນຍານຂັບລົດ | ປະເພດແຮງດັນ | IGBT, MOSFET, SITH |
| ປະເພດຂັບເຄື່ອນໃນປະຈຸບັນ | SCR, GTO, GTR | |
| ຮູບແບບຄື້ນສັນຍານທີ່ມີປະສິດທິພາບ | ປະເພດກະຕຸ້ນກໍາມະຈອນ | SCR, GTO |
| ປະເພດການຄວບຄຸມເອເລັກໂຕຣນິກ | GTR, MOSFET, IGBT | |
| ສະຖານະການທີ່ອີເລັກໂທຣນນໍາມາໃນປະຈຸບັນເຂົ້າຮ່ວມ | ອຸປະກອນ bipolar | Power Diode, SCR, GTO, GTR, BSIT, BJT |
| ອຸປະກອນ Unipolar | MOSFET, ນັ່ງ | |
| ອຸປະກອນປະກອບ | MCT, IGBT, SITH ແລະ IGCT |
ອຸປະກອນ semiconductor ພະລັງງານທີ່ແຕກຕ່າງກັນມີລັກສະນະທີ່ແຕກຕ່າງກັນເຊັ່ນ: ແຮງດັນ, ຄວາມອາດສາມາດປະຈຸບັນ, ຄວາມສາມາດ impedance, ແລະຂະຫນາດ.ໃນການນໍາໃຊ້ຕົວຈິງ, ອຸປະກອນທີ່ເຫມາະສົມຕ້ອງໄດ້ຮັບການຄັດເລືອກຕາມຂົງເຂດແລະຄວາມຕ້ອງການທີ່ແຕກຕ່າງກັນ.
ອຸດສາຫະກໍາ semiconductor ໄດ້ຜ່ານສາມລຸ້ນຂອງການປ່ຽນແປງວັດສະດຸນັບຕັ້ງແຕ່ການເກີດ.ມາຮອດປະຈຸ, ອຸປະກອນ semiconductor ທໍາອິດທີ່ເປັນຕົວແທນໂດຍ Si ແມ່ນຍັງຖືກນໍາໃຊ້ຕົ້ນຕໍໃນພາກສະຫນາມຂອງອຸປະກອນ semiconductor ພະລັງງານ.
| ວັດສະດຸ semiconductor | Bandgap (eV) | ຈຸດລະລາຍ (K) | ຄໍາຮ້ອງສະຫມັກຕົ້ນຕໍ | |
| ວັດສະດຸ semiconductor ລຸ້ນທີ 1 | Ge | 1.1 | 1221 | ແຮງດັນຕ່ໍາ, ຄວາມຖີ່ຕ່ໍາ, transistors ພະລັງງານຂະຫນາດກາງ, photodetectors |
| ວັດສະດຸ semiconductor ລຸ້ນທີ 2 | Si | 0.7 | 1687 | |
| ວັດສະດຸ semiconductor ລຸ້ນທີ 3 | GaAs | 1.4 | 1511 | ໄມໂຄເວຟ, ອຸປະກອນຄື້ນມີລີແມັດ, ອຸປະກອນປ່ອຍແສງ |
| SiC | 3.05 | 2826 | 1. ອຸນຫະພູມສູງ, ຄວາມຖີ່ສູງ, ອຸປະກອນພະລັງງານສູງ radiation ທົນທານຕໍ່ 2. ສີຟ້າ, ຊັ້ນຮຽນທີ, diodes ປ່ອຍແສງ violet, lasers semiconductor | |
| ກາ | 3.4 | ປີ 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | 3800 | ||
| ZnO | 3.37 | 2248 | ||
ສະຫຼຸບລັກສະນະຂອງອຸປະກອນພະລັງງານເຄິ່ງຄວບຄຸມ ແລະຄວບຄຸມຢ່າງເຕັມສ່ວນ:
| ປະເພດອຸປະກອນ | SCR | GTR | MOSFET | IGBT |
| ປະເພດການຄວບຄຸມ | ກະຕຸ້ນກໍາມະຈອນ | ການຄວບຄຸມປະຈຸບັນ | ການຄວບຄຸມແຮງດັນ | ສູນຮູບເງົາ |
| ສາຍປິດຕົນເອງ | ການປິດການປ່ຽນແປງ | ອຸປະກອນປິດຕົນເອງ | ອຸປະກອນປິດຕົນເອງ | ອຸປະກອນປິດຕົນເອງ |
| ຄວາມຖີ່ຂອງການເຮັດວຽກ | ＜1khz | 30khz | 20khz-Mhz | ✴ 40khz |
| ກໍາລັງຂັບລົດ | ຂະຫນາດນ້ອຍ | ໃຫຍ່ | ຂະຫນາດນ້ອຍ | ຂະຫນາດນ້ອຍ |
| ສະຫຼັບການສູນເສຍ | ໃຫຍ່ | ໃຫຍ່ | ໃຫຍ່ | ໃຫຍ່ |
| ການສູນເສຍການປະຕິບັດ | ຂະຫນາດນ້ອຍ | ຂະຫນາດນ້ອຍ | ໃຫຍ່ | ຂະຫນາດນ້ອຍ |
| ລະດັບແຮງດັນແລະປະຈຸບັນ | 最大 | ໃຫຍ່ | ຕໍາ່ສຸດທີ່ | ເພີ່ມເຕີມ |
| ຄໍາຮ້ອງສະຫມັກທົ່ວໄປ | ການໃຫ້ຄວາມຮ້ອນ induction ຄວາມຖີ່ປານກາງ | UPS ຕົວປ່ຽນຄວາມຖີ່ | ສະຫຼັບການສະຫນອງພະລັງງານ | UPS ຕົວປ່ຽນຄວາມຖີ່ |
| ລາຄາ | ຕໍ່າສຸດ | ຕ່ໍາກວ່າ | ກາງ | ແພງທີ່ສຸດ |
| ຜົນກະທົບ modulation ການນໍາໃຊ້ | ມີ | ມີ | ບໍ່ມີ | ມີ |
ຮູ້ຈັກກັບ MOSFETs
MOSFET ມີ impedance ຂາເຂົ້າສູງ, ສຽງຕ່ໍາ, ແລະສະຖຽນລະພາບຄວາມຮ້ອນທີ່ດີ;ມັນມີຂະບວນການຜະລິດທີ່ງ່າຍດາຍແລະຮັງສີທີ່ເຂັ້ມແຂງ, ສະນັ້ນມັນມັກຈະຖືກນໍາໃຊ້ໃນວົງຈອນເຄື່ອງຂະຫຍາຍສຽງຫຼືວົງຈອນສະຫຼັບ;
(1) ຕົວກໍານົດການການຄັດເລືອກຕົ້ນຕໍ: ແຮງດັນກະແສໄຟຟ້າ VDS (ທົນທານຕໍ່ແຮງດັນ), ID ກະແສຮົ່ວໄຫຼຢ່າງຕໍ່ເນື່ອງ, RDS(on) on-resistance, Ciss input capacitance (junction capacitance), ປັດໄຈຄຸນນະພາບ FOM=Ron*Qg, ແລະອື່ນໆ.
(2) ອີງຕາມຂະບວນການທີ່ແຕກຕ່າງກັນ, ມັນໄດ້ຖືກແບ່ງອອກເປັນ TrenchMOS: trench MOSFET, ສ່ວນໃຫຍ່ແມ່ນຢູ່ໃນພາກສະຫນາມແຮງດັນຕ່ໍາພາຍໃນ 100V;SGT (Split Gate) MOSFET: ປະຕູແຍກ MOSFET, ສ່ວນໃຫຍ່ແມ່ນຢູ່ໃນພາກສະຫນາມແຮງດັນກາງແລະຕ່ໍາພາຍໃນ 200V;SJ MOSFET: super junction MOSFET, ສ່ວນໃຫຍ່ແມ່ນຢູ່ໃນພາກສະຫນາມແຮງດັນສູງ 600-800V;
ໃນການສະຫນອງພະລັງງານທີ່ສະຫຼັບ, ເຊັ່ນ: ວົງຈອນເປີດທໍ່ລະບາຍນ້ໍາ, ທໍ່ລະບາຍນ້ໍາແມ່ນເຊື່ອມຕໍ່ກັບການໂຫຼດ intact, ເຊິ່ງເອີ້ນວ່າ open-drain.ໃນວົງຈອນທໍ່ລະບາຍນ້ໍາເປີດ, ບໍ່ວ່າແຮງດັນໄຟຟ້າຈະເຊື່ອມຕໍ່ສູງເທົ່າໃດ, ປະຈຸບັນການໂຫຼດສາມາດເປີດແລະປິດໄດ້.ມັນເປັນອຸປະກອນສະຫຼັບການປຽບທຽບທີ່ເຫມາະສົມ.ນີ້ແມ່ນຫຼັກການຂອງ MOSFET ເປັນອຸປະກອນສະຫຼັບ.
ໃນແງ່ຂອງສ່ວນແບ່ງຕະຫຼາດ, MOSFETs ເກືອບທັງຫມົດແມ່ນເຂັ້ມຂຸ້ນຢູ່ໃນມືຂອງຜູ້ຜະລິດສາກົນທີ່ສໍາຄັນ.ໃນບັນດາພວກເຂົາ, Infineon ໄດ້ຊື້ IR (American International Rectifier Company) ໃນປີ 2015 ແລະກາຍເປັນຜູ້ນໍາອຸດສາຫະກໍາ.ON Semiconductor ຍັງສໍາເລັດການຊື້ Fairchild Semiconductor ໃນເດືອນກັນຍາ 2016. , ສ່ວນແບ່ງຕະຫຼາດໄດ້ໂດດຂຶ້ນເປັນອັນດັບສອງ, ແລະຫຼັງຈາກນັ້ນການຈັດອັນດັບການຂາຍແມ່ນ Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, ແລະອື່ນໆ;
ຍີ່ຫໍ້ MOSFET ຫຼັກແມ່ນແບ່ງອອກເປັນຫຼາຍຊຸດ: ອາເມລິກາ, ຍີ່ປຸ່ນ ແລະ ເກົາຫຼີ.
ຊຸດອາເມລິກາ: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, ແລະອື່ນໆ;
ພາສາຍີ່ປຸ່ນ: Toshiba, Renesas, ROHM, ແລະອື່ນໆ;
ຊີຣີ: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
ໝວດໝູ່ຊຸດ MOSFET
ອີງຕາມວິທີການທີ່ມັນຖືກຕິດຕັ້ງຢູ່ໃນກະດານ PCB, ມີສອງປະເພດຕົ້ນຕໍຂອງການຫຸ້ມຫໍ່ MOSFET: plug-in (Through Hole) ແລະ mount ດ້ານ (Surface Mount).
ປະເພດ plug-in ຫມາຍຄວາມວ່າ pins ຂອງ MOSFET ຜ່ານຮູຍຶດຂອງກະດານ PCB ແລະຖືກເຊື່ອມກັບກະດານ PCB.ແພັກເກັດປລັກອິນທົ່ວໄປລວມມີ: ຊຸດຄູ່ໃນແຖວ (DIP), ຊຸດໂຄງຮ່າງຂອງ transistor (TO), ແລະຊຸດ pin grid array (PGA).
ການຫຸ້ມຫໍ່ plug-in
ການຕິດຕັ້ງພື້ນຜິວແມ່ນບ່ອນທີ່ pins MOSFET ແລະ flange dissipation ຄວາມຮ້ອນແມ່ນ welded ກັບ pads ດ້ານຂອງກະດານ PCB.ແພກເກດ mount ພື້ນຜິວທົ່ວໄປປະກອບມີ: transistor outline (D-PAK), transistor outline ຂະຫນາດນ້ອຍ (SOT), ຊຸດ outline ຂະຫນາດນ້ອຍ (SOP), quad flat package (QFP), plastic leaded chip carrier (PLCC), ແລະອື່ນໆ.
ຊຸດ mount ດ້ານ
ດ້ວຍການພັດທະນາເທກໂນໂລຍີ, ກະດານ PCB ເຊັ່ນ: ເມນບອດແລະບັດກາຟິກໃນປະຈຸບັນໃຊ້ການຫຸ້ມຫໍ່ plug-in ໂດຍກົງຫນ້ອຍລົງ, ແລະການຫຸ້ມຫໍ່ mount ດ້ານຫຼາຍແມ່ນຖືກນໍາໃຊ້.
1. ຊຸດຄູ່ໃນແຖວ (DIP)
ຊຸດ DIP ມີສອງແຖວຂອງ pins ແລະຈໍາເປັນຕ້ອງຖືກໃສ່ເຂົ້າໄປໃນເຕົ້າສຽບຊິບທີ່ມີໂຄງສ້າງ DIP.ວິທີການທີ່ມາຂອງມັນແມ່ນ SDIP (Shrink DIP), ເຊິ່ງເປັນຊຸດຄູ່ໃນແຖວທີ່ຫົດລົງ.ຄວາມຫນາແຫນ້ນຂອງ PIN ແມ່ນສູງກວ່າ 6 ເທົ່າຂອງ DIP.
ຮູບແບບໂຄງສ້າງການຫຸ້ມຫໍ່ DIP ປະກອບມີ: ຫຼາຍຊັ້ນເຊລາມິກ DIP ສອງຊັ້ນ, ຊັ້ນດຽວຂອງເຊລາມິກສອງຊັ້ນໃນເສັ້ນ, DIP ກອບນໍາ (ລວມທັງປະເພດການຜະນຶກແກ້ວເຊລາມິກ, ປະເພດໂຄງປະກອບການຫຸ້ມຫໍ່ພາດສະຕິກ, ການຫຸ້ມຫໍ່ແກ້ວ ceramic ຕ່ໍາ melting. ປະເພດ) ແລະອື່ນໆ ລັກສະນະຂອງການຫຸ້ມຫໍ່ DIP ແມ່ນວ່າມັນສາມາດຮັບຮູ້ການເຊື່ອມໂລຫະໂດຍຜ່ານຮູຂອງກະດານ PCB ໄດ້ຢ່າງງ່າຍດາຍແລະມີຄວາມເຂົ້າກັນໄດ້ດີກັບເມນບອດ.
ຢ່າງໃດກໍຕາມ, ເນື່ອງຈາກວ່າພື້ນທີ່ຫຸ້ມຫໍ່ແລະຄວາມຫນາຂອງມັນແມ່ນຂ້ອນຂ້າງໃຫຍ່, ແລະ pins ເສຍຫາຍໄດ້ຢ່າງງ່າຍດາຍໃນລະຫວ່າງການຂະບວນການສຽບແລະ unpluggging, ຄວາມຫນ້າເຊື່ອຖືແມ່ນບໍ່ດີ.ໃນເວລາດຽວກັນ, ເນື່ອງຈາກອິດທິພົນຂອງຂະບວນການ, ຈໍານວນຂອງ pins ໂດຍທົ່ວໄປບໍ່ເກີນ 100. ດັ່ງນັ້ນ, ໃນຂະບວນການປະສົມປະສານສູງຂອງອຸດສາຫະກໍາເອເລັກໂຕຣນິກ, ການຫຸ້ມຫໍ່ DIP ໄດ້ຄ່ອຍໆຖອນຕົວອອກຈາກຂັ້ນຕອນຂອງປະຫວັດສາດ.
2. ຊຸດ Transistor Outline (TO)
ຂໍ້ກໍານົດການຫຸ້ມຫໍ່ໃນຕອນຕົ້ນ, ເຊັ່ນ: TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, ແລະອື່ນໆແມ່ນການອອກແບບການຫຸ້ມຫໍ່ plug-in ທັງຫມົດ.
TO-3P/247: ມັນແມ່ນຮູບແບບການຫຸ້ມຫໍ່ທີ່ໃຊ້ທົ່ວໄປສໍາລັບແຮງດັນກາງ-ສູງແລະ MOSFETs ໃນປະຈຸບັນສູງ.ຜະລິດຕະພັນທີ່ມີລັກສະນະທົນທານຕໍ່ແຮງດັນສູງແລະການຕໍ່ຕ້ານການທໍາລາຍທີ່ເຂັ້ມແຂງ.
TO-220/220F: TO-220F ແມ່ນຊຸດພາດສະຕິກທີ່ສົມບູນ, ແລະບໍ່ຈໍາເປັນຕ້ອງເພີ່ມແຜ່ນ insulating ເມື່ອຕິດຕັ້ງມັນໃສ່ radiator;TO-220 ມີແຜ່ນໂລຫະທີ່ເຊື່ອມຕໍ່ກັບ pin ກາງ, ແລະ pad insulating ແມ່ນຈໍາເປັນໃນເວລາທີ່ການຕິດຕັ້ງ radiator ໄດ້.MOSFETs ຂອງທັງສອງຮູບແບບແພັກເກັດນີ້ມີຮູບລັກສະນະທີ່ຄ້າຍຄືກັນແລະສາມາດນໍາໃຊ້ແລກປ່ຽນກັນໄດ້.
TO-251: ຜະລິດຕະພັນຫຸ້ມຫໍ່ນີ້ສ່ວນໃຫຍ່ແມ່ນໃຊ້ເພື່ອຫຼຸດຜ່ອນຄ່າໃຊ້ຈ່າຍແລະຫຼຸດຜ່ອນຂະຫນາດຂອງຜະລິດຕະພັນ.ມັນຖືກນໍາໃຊ້ຕົ້ນຕໍໃນສະພາບແວດລ້ອມທີ່ມີແຮງດັນກາງແລະກະແສໄຟຟ້າສູງຕ່ໍາກວ່າ 60A ແລະແຮງດັນສູງຕ່ໍາກວ່າ 7N.
TO-92: ຊຸດນີ້ຖືກນໍາໃຊ້ພຽງແຕ່ MOSFET ແຮງດັນຕ່ໍາ (ປະຈຸບັນຕ່ໍາກວ່າ 10A, ທົນທານຕໍ່ແຮງດັນຕ່ໍາ 60V) ແລະແຮງດັນສູງ 1N60/65, ເພື່ອຫຼຸດຜ່ອນຄ່າໃຊ້ຈ່າຍ.
ໃນຊຸມປີມໍ່ໆມານີ້, ເນື່ອງຈາກຄ່າໃຊ້ຈ່າຍໃນການເຊື່ອມໂລຫະສູງຂອງຂະບວນການຫຸ້ມຫໍ່ plug-in ແລະການປະຕິບັດການລະບາຍຄວາມຮ້ອນທີ່ບໍ່ດີຕໍ່ຜະລິດຕະພັນປະເພດ patch, ຄວາມຕ້ອງການໃນຕະຫຼາດ mount ດ້ານຫນ້າໄດ້ສືບຕໍ່ເພີ່ມຂຶ້ນ, ເຊິ່ງໄດ້ນໍາໄປສູ່ການພັດທະນາການຫຸ້ມຫໍ່ TO. ເຂົ້າໄປໃນການຫຸ້ມຫໍ່ mount ດ້ານ.
TO-252 (ຍັງເອີ້ນວ່າ D-PAK) ແລະ TO-263 (D2PAK) ແມ່ນທັງສອງຊຸດຕິດພື້ນຜິວ..
ການຫຸ້ມຫໍ່ຮູບລັກສະນະຂອງຜະລິດຕະພັນ
TO252/D-PAK ແມ່ນຊຸດຊິບພາດສະຕິກ, ເຊິ່ງໃຊ້ທົ່ວໄປສໍາລັບການຫຸ້ມຫໍ່ transistors ພະລັງງານແລະ chip stabilizing ແຮງດັນ.ມັນແມ່ນ ໜຶ່ງ ໃນຊຸດທີ່ນິຍົມໃນປະຈຸບັນ.MOSFET ໂດຍໃຊ້ວິທີການຫຸ້ມຫໍ່ນີ້ມີສາມ electrodes, gate (G), drain (D), ແລະແຫຼ່ງ (S).ທໍ່ລະບາຍນ້ໍາ (D) pin ຖືກຕັດອອກແລະບໍ່ຖືກນໍາໃຊ້.ແທນທີ່ຈະ, ເຄື່ອງລະບາຍຄວາມຮ້ອນຢູ່ດ້ານຫລັງແມ່ນໃຊ້ເປັນທໍ່ລະບາຍນ້ໍາ (D), ເຊິ່ງຖືກເຊື່ອມໂດຍກົງກັບ PCB.ໃນທາງກົງກັນຂ້າມ, ມັນຖືກນໍາໃຊ້ເພື່ອຜະລິດກະແສໄຟຟ້າຂະຫນາດໃຫຍ່, ແລະອີກດ້ານຫນຶ່ງ, ມັນ dissipates ຄວາມຮ້ອນໂດຍຜ່ານ PCB.ດັ່ງນັ້ນ, ມີແຜ່ນ D-PAK ສາມແຜ່ນຢູ່ໃນ PCB, ແລະແຜ່ນ D-PAK ມີຂະຫນາດໃຫຍ່ກວ່າ.ຄຸນລັກສະນະການຫຸ້ມຫໍ່ຂອງມັນມີດັ່ງນີ້:
ຂໍ້ກໍາຫນົດຂະໜາດແພັກເກັດ TO-252/D-PAK
TO-263 ແມ່ນຕົວແປຂອງ TO-220.ມັນໄດ້ຖືກອອກແບບຕົ້ນຕໍເພື່ອປັບປຸງປະສິດທິພາບການຜະລິດແລະການກະຈາຍຄວາມຮ້ອນ.ມັນສະຫນັບສະຫນູນກະແສໄຟຟ້າແລະແຮງດັນສູງທີ່ສຸດ.ມັນພົບເລື້ອຍໃນ MOSFETs ແຮງດັນກາງທີ່ມີແຮງດັນສູງຕ່ໍາກວ່າ 150A ແລະສູງກວ່າ 30V.ນອກເຫນືອໄປຈາກ D2PAK (TO-263AB), ມັນຍັງປະກອບມີ TO263-2, TO263-3, TO263-5, TO263-7 ແລະຮູບແບບອື່ນໆ, ເຊິ່ງແມ່ນ subordinate ກັບ TO-263, ສ່ວນໃຫຍ່ແມ່ນຍ້ອນຈໍານວນທີ່ແຕກຕ່າງກັນແລະໄລຍະຫ່າງຂອງ pins. .
ຂໍ້ກໍາຫນົດຂະໜາດແພັກເກັດ TO-263/D2PAKs
3. ຊຸດອາເຣຕາຂ່າຍ Pin (PGA)
ມີ pin array ສີ່ຫຼ່ຽມສີ່ຫລ່ຽມພາຍໃນແລະພາຍນອກຊິບ PGA (Pin Grid Array Package).ແຕ່ລະ pin array ສີ່ຫລ່ຽມຖືກຈັດລຽງຢູ່ໃນໄລຍະທີ່ແນ່ນອນປະມານຊິບ.ອີງຕາມຈໍານວນຂອງ pins, ມັນສາມາດຖືກສ້າງຕັ້ງຂຶ້ນເປັນ 2 ຫາ 5 ວົງ.ໃນລະຫວ່າງການຕິດຕັ້ງ, ພຽງແຕ່ໃສ່ຊິບເຂົ້າໄປໃນເຕົ້າສຽບ PGA ພິເສດ.ມັນມີຄວາມໄດ້ປຽບຂອງການສຽບງ່າຍແລະ unpluggging ແລະຄວາມຫນ້າເຊື່ອຖືສູງ, ແລະສາມາດປັບຕົວກັບຄວາມຖີ່ທີ່ສູງຂຶ້ນ.
ຮູບແບບແພັກເກດ PGA
ແຜ່ນຮອງຊິບສ່ວນຫຼາຍຂອງມັນແມ່ນເຮັດດ້ວຍວັດສະດຸເຊລາມິກ, ແລະບາງອັນໃຊ້ຢາງຢາງພິເສດເປັນຊັ້ນຍ່ອຍ.ໃນດ້ານເທກໂນໂລຍີ, ໄລຍະກາງຂອງ pin ປົກກະຕິແລ້ວແມ່ນ 2.54mm, ແລະຈໍານວນຂອງ pins ຕັ້ງແຕ່ 64 ຫາ 447. ລັກສະນະຂອງການຫຸ້ມຫໍ່ປະເພດນີ້ແມ່ນວ່າພື້ນທີ່ການຫຸ້ມຫໍ່ຂະຫນາດນ້ອຍກວ່າ (ປະລິມານ), ການບໍລິໂພກພະລັງງານຕ່ໍາ (ປະສິດທິພາບ. ) ມັນສາມາດທົນໄດ້, ແລະໃນທາງກັບກັນ.ຮູບແບບການຫຸ້ມຫໍ່ຂອງຊິບນີ້ແມ່ນທົ່ວໄປຫຼາຍໃນຍຸກທໍາອິດ, ແລະສ່ວນຫຼາຍແມ່ນໃຊ້ສໍາລັບການຫຸ້ມຫໍ່ຜະລິດຕະພັນທີ່ມີການໃຊ້ພະລັງງານສູງເຊັ່ນ CPU.ຕົວຢ່າງ, Intel's 80486 ແລະ Pentium ທັງຫມົດໃຊ້ຮູບແບບການຫຸ້ມຫໍ່ນີ້;ມັນບໍ່ໄດ້ຖືກຮັບຮອງເອົາຢ່າງກວ້າງຂວາງໂດຍຜູ້ຜະລິດ MOSFET.
4. ຊຸດ Transistor Outline ຂະໜາດນ້ອຍ (SOT)
SOT (Small Out-Line Transistor) ເປັນແພັກເກັດ transistor ພະລັງງານຂະຫນາດນ້ອຍປະເພດ patch, ສ່ວນໃຫຍ່ລວມທັງ SOT23, SOT89, SOT143, SOT25 (ເຊັ່ນ: SOT23-5), ແລະອື່ນໆ SOT323, SOT363/SOT26 (ເຊັ່ນ: SOT23-6) ແລະປະເພດອື່ນໆແມ່ນ ມາຈາກ, ທີ່ມີຂະຫນາດນ້ອຍກວ່າການຫຸ້ມຫໍ່ TO.
ປະເພດຊຸດ SOT
SOT23 ແມ່ນຊຸດ transistor ທີ່ໃຊ້ທົ່ວໄປທີ່ມີສາມ pins ຮູບປີກ, ຄືຕົວເກັບ, emitter ແລະຖານ, ເຊິ່ງໄດ້ລະບຸໄວ້ທັງສອງດ້ານຂອງດ້ານຍາວຂອງອົງປະກອບ.ໃນບັນດາພວກເຂົາ, emitter ແລະພື້ນຖານແມ່ນຢູ່ດ້ານດຽວກັນ.ພວກເຂົາເຈົ້າແມ່ນທົ່ວໄປໃນ transistors ພະລັງງານຕ່ໍາ, transistors ຜົນກະທົບພາກສະຫນາມແລະ transistors ປະສົມກັບເຄືອຂ່າຍ resistor.ພວກເຂົາເຈົ້າມີຄວາມເຂັ້ມແຂງທີ່ດີແຕ່ solderability ບໍ່ດີ.ຮູບລັກສະນະແມ່ນສະແດງຢູ່ໃນຮູບ (a) ຂ້າງລຸ່ມນີ້.
SOT89 ມີສາມ pins ສັ້ນແຈກຢາຍຢູ່ຂ້າງຫນຶ່ງຂອງ transistor.ອີກດ້ານຫນຶ່ງແມ່ນບ່ອນລະບາຍຄວາມຮ້ອນຂອງໂລຫະທີ່ເຊື່ອມຕໍ່ກັບພື້ນຖານເພື່ອເພີ່ມຄວາມສາມາດໃນການລະບາຍຄວາມຮ້ອນ.ມັນເປັນເລື່ອງທົ່ວໄປໃນ transistors ດ້ານພະລັງງານ silicon ແລະເຫມາະສົມສໍາລັບຄໍາຮ້ອງສະຫມັກພະລັງງານທີ່ສູງຂຶ້ນ.ຮູບລັກສະນະແມ່ນສະແດງຢູ່ໃນຮູບ (b) ຂ້າງລຸ່ມນີ້.
SOT143 ມີສີ່ເຂັມທີ່ມີຮູບປີກສັ້ນ, ເຊິ່ງຖືກນໍາອອກຈາກທັງສອງດ້ານ.ປາຍທີ່ກວ້າງກວ່າຂອງ pin ແມ່ນຕົວເກັບ.ປະເພດຂອງຊຸດນີ້ແມ່ນທົ່ວໄປໃນ transistors ຄວາມຖີ່ສູງ, ແລະຮູບລັກສະນະຂອງມັນແມ່ນສະແດງຢູ່ໃນຮູບ (c) ຂ້າງລຸ່ມນີ້.
SOT252 ເປັນ transistor ພະລັງງານສູງທີ່ມີສາມ pins ນໍາຈາກຂ້າງຫນຶ່ງ, ແລະ pin ກາງແມ່ນສັ້ນກວ່າແລະເປັນຕົວເກັບ.ເຊື່ອມຕໍ່ກັບ pin ທີ່ໃຫຍ່ກວ່າຢູ່ປາຍອື່ນໆ, ເຊິ່ງເປັນແຜ່ນທອງແດງສໍາລັບການລະບາຍຄວາມຮ້ອນ, ແລະຮູບລັກສະນະຂອງມັນແມ່ນດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ (d) ຂ້າງລຸ່ມນີ້.
ການປຽບທຽບລັກສະນະຊຸດ SOT ທົ່ວໄປ
4-terminal SOT-89 MOSFET ຖືກນໍາໃຊ້ທົ່ວໄປໃນເມນບອດ.ຂໍ້ມູນສະເພາະ ແລະຂະໜາດຂອງມັນມີດັ່ງນີ້:
ຂໍ້ກໍາຫນົດຂະຫນາດ SOT-89 MOSFET (ຫນ່ວຍງານ: mm)
5. ຊຸດໂຄງຮ່າງຂະໜາດນ້ອຍ (SOP)
SOP (Small Out-Line Package) ແມ່ນໜຶ່ງໃນຊຸດຕິດຢູ່ດ້ານໜ້າດິນ, ເອີ້ນວ່າ SOL ຫຼື DFP.ປັກເຂັມຖືກດຶງອອກຈາກທັງສອງດ້ານຂອງຊຸດໃນຮູບແບບປີກ seagull (ຮູບ L).ວັດສະດຸແມ່ນພາດສະຕິກແລະເຊລາມິກ.ມາດຕະຖານການຫຸ້ມຫໍ່ SOP ປະກອບມີ SOP-8, SOP-16, SOP-20, SOP-28, ແລະອື່ນໆ ຈໍານວນຫຼັງຈາກ SOP ຊີ້ໃຫ້ເຫັນຈໍານວນ pins.ແພກເກດ MOSFET SOP ສ່ວນໃຫຍ່ຮັບຮອງເອົາຂໍ້ມູນສະເພາະຂອງ SOP-8.ອຸດສາຫະກໍາມັກຈະຍົກເລີກ "P" ແລະຫຍໍ້ມັນເປັນ SO (Small Out-Line).
ຂະໜາດຊຸດ SOP-8
SO-8 ໄດ້ຖືກພັດທະນາຄັ້ງທໍາອິດໂດຍບໍລິສັດ PHILIP.ມັນຖືກຫຸ້ມຫໍ່ດ້ວຍພາດສະຕິກ, ບໍ່ມີແຜ່ນດ້ານລຸ່ມລະບາຍຄວາມຮ້ອນ, ແລະມີການລະບາຍຄວາມຮ້ອນທີ່ບໍ່ດີ.ມັນຖືກນໍາໃຊ້ໂດຍທົ່ວໄປສໍາລັບ MOSFETs ພະລັງງານຕ່ໍາ.ຕໍ່ມາ, ມາດຕະຖານສະເພາະເຊັ່ນ TSOP (Thin Small Outline Package), VSOP (ຊຸດໂຄງຮ່າງນ້ອຍຫຼາຍ), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), ແລະອື່ນໆ.ໃນບັນດາພວກມັນ, TSOP ແລະ TSSOP ຖືກນໍາໃຊ້ທົ່ວໄປໃນການຫຸ້ມຫໍ່ MOSFET.
ຂໍ້ມູນຈໍາເພາະທີ່ໄດ້ມາຈາກ SOP ທີ່ໃຊ້ທົ່ວໄປສໍາລັບ MOSFETs
6. Quad Flat Package (QFP)
ໄລຍະຫ່າງລະຫວ່າງ chip pins ໃນຊຸດ QFP (Plastic Quad Flat Package) ມີຂະຫນາດນ້ອຍຫຼາຍແລະ pins ແມ່ນບາງຫຼາຍ.ມັນຖືກນໍາໃຊ້ໂດຍທົ່ວໄປໃນວົງຈອນປະສົມປະສານຂະຫນາດໃຫຍ່ຫຼືຂະຫນາດໃຫຍ່ທີ່ສຸດ, ແລະຈໍານວນຂອງ pins ໂດຍທົ່ວໄປແມ່ນຫຼາຍກ່ວາ 100. ຊິບທີ່ຫຸ້ມຫໍ່ໃນຮູບແບບນີ້ຈະຕ້ອງໃຊ້ເຕັກໂນໂລຊີການຕິດຕັ້ງພື້ນຜິວ SMT ເພື່ອ solder chip ກັບເມນບອດ.ວິທີການຫຸ້ມຫໍ່ນີ້ມີສີ່ລັກສະນະທີ່ສໍາຄັນ: ① ເຫມາະກັບເຕັກໂນໂລຊີການຕິດຕັ້ງພື້ນຜິວ SMD ເພື່ອຕິດຕັ້ງສາຍໄຟໃນກະດານວົງຈອນ PCB;② ມັນເຫມາະສົມສໍາລັບການນໍາໃຊ້ຄວາມຖີ່ສູງ;③ ມັນງ່າຍທີ່ຈະປະຕິບັດງານແລະມີຄວາມຫນ້າເຊື່ອຖືສູງ;④ ອັດຕາສ່ວນລະຫວ່າງພື້ນທີ່ຊິບແລະພື້ນທີ່ຫຸ້ມຫໍ່ແມ່ນຂະຫນາດນ້ອຍ.ເຊັ່ນດຽວກັນກັບວິທີການຫຸ້ມຫໍ່ PGA, ວິທີການຫຸ້ມຫໍ່ນີ້ຫໍ່ chip ໃນຊຸດພາດສະຕິກແລະບໍ່ສາມາດ dissipate ຄວາມຮ້ອນທີ່ສ້າງຂຶ້ນໃນເວລາທີ່ chip ເຮັດວຽກໃນລັກສະນະທັນເວລາ.ມັນຈໍາກັດການປັບປຸງການປະຕິບັດ MOSFET;ແລະການຫຸ້ມຫໍ່ພາດສະຕິກຕົວມັນເອງເພີ່ມຂະຫນາດຂອງອຸປະກອນ, ເຊິ່ງບໍ່ຕອບສະຫນອງຄວາມຕ້ອງການສໍາລັບການພັດທະນາຂອງ semiconductors ໃນທິດທາງຂອງແສງສະຫວ່າງ, ບາງ, ສັ້ນ, ແລະຂະຫນາດນ້ອຍ.ນອກຈາກນັ້ນ, ວິທີການຫຸ້ມຫໍ່ປະເພດນີ້ແມ່ນອີງໃສ່ຊິບດຽວ, ເຊິ່ງມີບັນຫາຂອງປະສິດທິພາບການຜະລິດຕ່ໍາແລະຄ່າໃຊ້ຈ່າຍໃນການຫຸ້ມຫໍ່ສູງ.ດັ່ງນັ້ນ, QFP ແມ່ນເຫມາະສົມສໍາລັບການນໍາໃຊ້ໃນວົງຈອນ LSI logic ດິຈິຕອນເຊັ່ນ: microprocessors / gate arrays, ແລະຍັງເຫມາະສົມສໍາລັບການຫຸ້ມຫໍ່ຜະລິດຕະພັນວົງຈອນ analog LSI ເຊັ່ນການປະມວນຜົນສັນຍານ VTR ແລະການປະມວນຜົນສັນຍານສຽງ.
7, ຊຸດ Quad flat ໂດຍບໍ່ມີການນໍາ (QFN)
ຊຸດ QFN (Quad Flat Non-leaded package) ແມ່ນມີອຸປະກອນຕິດຕໍ່ electrode ທັງສີ່ດ້ານ.ເນື່ອງຈາກບໍ່ມີຕົວນໍາ, ພື້ນທີ່ຕິດຕັ້ງແມ່ນນ້ອຍກວ່າ QFP ແລະຄວາມສູງຕ່ໍາກວ່າ QFP.ໃນບັນດາພວກເຂົາ, Ceramic QFN ຍັງເອີ້ນວ່າ LCC (ຜູ້ບັນທຸກ chip Leadless), ແລະ QFN ພາດສະຕິກລາຄາຖືກທີ່ໃຊ້ແກ້ວ epoxy resin ພິມ substrate ວັດສະດຸພື້ນຖານເອີ້ນວ່າພາດສະຕິກ LCC, PCLC, P-LCC, ແລະອື່ນໆ. ມັນເປັນການຫຸ້ມຫໍ່ chip mount ດ້ານທີ່ພົ້ນເດັ່ນຂື້ນ. ເຕັກໂນໂລຊີທີ່ມີຂະຫນາດ pad ຂະຫນາດນ້ອຍ, ປະລິມານຂະຫນາດນ້ອຍ, ແລະພາດສະຕິກເປັນອຸປະກອນການຜະນຶກ.QFN ສ່ວນໃຫຍ່ແມ່ນໃຊ້ສໍາລັບການຫຸ້ມຫໍ່ວົງຈອນປະສົມປະສານ, ແລະ MOSFET ຈະບໍ່ຖືກນໍາໃຊ້.ຢ່າງໃດກໍຕາມ, ເນື່ອງຈາກວ່າ Intel ສະເຫນີໄດເວີປະສົມປະສານແລະການແກ້ໄຂ MOSFET, ມັນໄດ້ເປີດຕົວ DrMOS ໃນຊຸດ QFN-56 ("56" ຫມາຍເຖິງ 56 pins ເຊື່ອມຕໍ່ຢູ່ດ້ານຫລັງຂອງຊິບ).
ມັນຄວນຈະສັງເກດວ່າຊຸດ QFN ມີການຕັ້ງຄ່ານໍາຫນ້າພາຍນອກຄືກັນກັບຊຸດໂຄງຮ່າງຂະຫນາດນ້ອຍບາງໆ (TSSOP), ແຕ່ຂະຫນາດຂອງມັນມີຂະຫນາດນ້ອຍກວ່າ TSSOP 62%.ອີງຕາມຂໍ້ມູນການສ້າງແບບຈໍາລອງ QFN, ປະສິດທິພາບຄວາມຮ້ອນຂອງມັນແມ່ນ 55% ສູງກວ່າການຫຸ້ມຫໍ່ TSSOP, ແລະປະສິດທິພາບໄຟຟ້າ (inductance ແລະ capacitance) ຂອງຕົນແມ່ນ 60% ແລະ 30% ສູງກວ່າການຫຸ້ມຫໍ່ TSSOP ຕາມລໍາດັບ.ຂໍ້ເສຍທີ່ໃຫຍ່ທີ່ສຸດແມ່ນວ່າມັນເປັນການຍາກທີ່ຈະສ້ອມແປງ.
DrMOS ໃນຊຸດ QFN-56
ອຸປະກອນສະຫຼັບການສະຫຼັບ DC/DC ແບບດັ້ງເດີມບໍ່ສາມາດຕອບສະໜອງຄວາມຕ້ອງການຄວາມໜາແໜ້ນຂອງພະລັງງານທີ່ສູງຂຶ້ນ, ແລະພວກມັນບໍ່ສາມາດແກ້ໄຂບັນຫາຂອງຜົນກະທົບຂອງພາລາມິເຕີຂອງກາຝາກໃນຄວາມຖີ່ຂອງການສະຫຼັບສູງ.ດ້ວຍນະວັດຕະກໍາແລະຄວາມຄືບຫນ້າຂອງເຕັກໂນໂລຢີ, ມັນໄດ້ກາຍເປັນຄວາມເປັນຈິງທີ່ຈະປະສົມປະສານໄດເວີແລະ MOSFETs ເພື່ອສ້າງໂມດູນຫຼາຍຊິບ.ວິທີການປະສົມປະສານນີ້ສາມາດປະຫຍັດພື້ນທີ່ຢ່າງຫຼວງຫຼາຍແລະເພີ່ມຄວາມຫນາແຫນ້ນຂອງການໃຊ້ພະລັງງານ.ໂດຍຜ່ານການເພີ່ມປະສິດທິພາບຂອງໄດເວີແລະ MOSFETs, ມັນໄດ້ກາຍເປັນຄວາມເປັນຈິງແລ້ວ.ປະສິດທິພາບພະລັງງານແລະຄຸນນະພາບສູງໃນປະຈຸບັນ DC, ນີ້ແມ່ນ DrMOS ປະສົມປະສານ IC driver.
Renesas ລຸ້ນທີ 2 DrMOS
ຊຸດ QFN-56 ທີ່ບໍ່ມີຕົວນໍາເຮັດໃຫ້ DrMOS impedance ຄວາມຮ້ອນຕ່ໍາຫຼາຍ;ດ້ວຍການເຊື່ອມຕໍ່ສາຍໄຟພາຍໃນແລະການອອກແບບ clip ທອງແດງ, ສາຍ PCB ພາຍນອກສາມາດໄດ້ຮັບການຫຼຸດຜ່ອນການຫຼຸດຜ່ອນ inductance ແລະຄວາມຕ້ານທານ.ນອກຈາກນັ້ນ, ຂະບວນການ silicon MOSFET ຊ່ອງທາງເລິກທີ່ໃຊ້ຍັງສາມາດຫຼຸດຜ່ອນການດໍາເນີນການ, ການປ່ຽນແລະການສູນເສຍການເກັບຄ່າປະຕູຢ່າງຫຼວງຫຼາຍ;ມັນເປັນທີ່ເຫມາະສົມກັບຄວາມຫຼາກຫຼາຍຂອງການຄວບຄຸມ, ສາມາດບັນລຸຮູບແບບການປະຕິບັດທີ່ແຕກຕ່າງກັນ, ແລະສະຫນັບສະຫນູນໄລຍະການເຄື່ອນໄຫວຮູບແບບການປ່ຽນແປງ APS (ອັດຕະໂນມັດໄລຍະສະຫຼັບ).ນອກເຫນືອຈາກການຫຸ້ມຫໍ່ QFN, ການຫຸ້ມຫໍ່ແບບບໍ່ມີສານນໍາພາແບບສອງຝ່າຍ (DFN) ຍັງເປັນຂະບວນການຫຸ້ມຫໍ່ເອເລັກໂຕຣນິກໃຫມ່ທີ່ຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງໃນອົງປະກອບຕ່າງໆຂອງ ON Semiconductor.ເມື່ອປຽບທຽບກັບ QFN, DFN ມີ electrodes ນໍາອອກຫນ້ອຍລົງທັງສອງດ້ານ.
8, Plastic Leaded Chip Carrier (PLCC)
PLCC (Plastic Quad Flat Package) ມີຮູບຮ່າງສີ່ຫຼ່ຽມມົນແລະມີຂະຫນາດນ້ອຍກວ່າຊຸດ DIP ຫຼາຍ.ມັນມີ 32 pins ທີ່ມີ pins ທັງຫມົດ.pins ແມ່ນນໍາພາອອກຈາກສີ່ດ້ານຂອງຊຸດໃນຮູບແບບ T.ມັນເປັນຜະລິດຕະພັນພາດສະຕິກ.ໄລຍະກາງຂອງ pins ແມ່ນ 1.27mm, ແລະຈໍານວນຂອງ pins ຕັ້ງແຕ່ 18 ຫາ 84. pins ຮູບ J ແມ່ນບໍ່ deformed ໄດ້ຢ່າງງ່າຍດາຍແລະແມ່ນງ່າຍທີ່ຈະດໍາເນີນການກ່ວາ QFP, ແຕ່ການກວດກາຮູບລັກສະນະຫຼັງຈາກການເຊື່ອມໂລຫະແມ່ນມີຄວາມຫຍຸ້ງຍາກຫຼາຍ.ການຫຸ້ມຫໍ່ PLCC ແມ່ນເຫມາະສົມສໍາລັບການຕິດຕັ້ງສາຍໄຟໃນ PCB ໂດຍໃຊ້ເຕັກໂນໂລຢີການຕິດຕັ້ງພື້ນຜິວ SMT.ມັນມີຄວາມໄດ້ປຽບຂອງຂະຫນາດຂະຫນາດນ້ອຍແລະຄວາມຫນ້າເຊື່ອຖືສູງ.ການຫຸ້ມຫໍ່ PLCC ແມ່ນຂ້ອນຂ້າງທົ່ວໄປແລະຖືກນໍາໃຊ້ໃນ logic LSI, DLD (ຫຼືອຸປະກອນຕາມເຫດຜົນຂອງໂຄງການ) ແລະວົງຈອນອື່ນໆ.ຮູບແບບການຫຸ້ມຫໍ່ນີ້ມັກຈະຖືກນໍາໃຊ້ໃນ motherboard BIOS, ແຕ່ປະຈຸບັນມັນບໍ່ຄ່ອຍມີຢູ່ໃນ MOSFETs.
Encapsulation ແລະການປັບປຸງສໍາລັບວິສາຫະກິດຕົ້ນຕໍ
ເນື່ອງຈາກແນວໂນ້ມການພັດທະນາຂອງແຮງດັນຕ່ໍາແລະກະແສໄຟຟ້າສູງໃນ CPUs, MOSFETs ຈໍາເປັນຕ້ອງມີກະແສໄຟຟ້າຂະຫນາດໃຫຍ່, ທົນທານຕໍ່ຕ່ໍາ, ການຜະລິດຄວາມຮ້ອນຕ່ໍາ, ການແຜ່ກະຈາຍຄວາມຮ້ອນໄວ, ແລະຂະຫນາດນ້ອຍ.ນອກເຫນືອຈາກການປັບປຸງເຕັກໂນໂລຢີແລະຂະບວນການຜະລິດຊິບ, ຜູ້ຜະລິດ MOSFET ຍັງສືບຕໍ່ປັບປຸງເຕັກໂນໂລຢີການຫຸ້ມຫໍ່.ບົນພື້ນຖານຄວາມເຂົ້າກັນໄດ້ກັບມາດຕະຖານລັກສະນະສະເພາະ, ພວກເຂົາສະເຫນີຮູບແບບການຫຸ້ມຫໍ່ໃຫມ່ແລະລົງທະບຽນຊື່ເຄື່ອງຫມາຍການຄ້າສໍາລັບຊຸດໃຫມ່ທີ່ພວກເຂົາພັດທະນາ.
1, ຊຸດ RENESAS WPAK, LFPAK ແລະ LFPAK-I
WPAK ແມ່ນຊຸດຮັງສີຄວາມຮ້ອນສູງທີ່ພັດທະນາໂດຍ Renesas.ໂດຍການຮຽນແບບຊຸດ D-PAK, ເຄື່ອງລະບາຍຄວາມຮ້ອນຂອງຊິບຖືກເຊື່ອມກັບເມນບອດ, ແລະຄວາມຮ້ອນຈະແຜ່ລາມຜ່ານເມນບອດ, ດັ່ງນັ້ນຊຸດຂະຫນາດນ້ອຍ WPAK ຍັງສາມາດເຂົ້າຫາກະແສຜົນຜະລິດຂອງ D-PAK.WPAK-D2 ຫຸ້ມຫໍ່ MOSFET ສູງ/ຕ່ຳສອງອັນເພື່ອຫຼຸດຜ່ອນການຊັກນຳສາຍໄຟ.
ຂະໜາດແພັກເກັດ Renesas WPAK
LFPAK ແລະ LFPAK-I ແມ່ນສອງຊຸດຮູບແບບປັດໄຈຂະຫນາດນ້ອຍອື່ນໆທີ່ພັດທະນາໂດຍ Renesas ທີ່ເຂົ້າກັນໄດ້ກັບ SO-8.LFPAK ແມ່ນຄ້າຍຄືກັນກັບ D-PAK, ແຕ່ນ້ອຍກວ່າ D-PAK.LFPAK-i ວາງຊຸດລະບາຍຄວາມຮ້ອນຂຶ້ນເທິງເພື່ອກະຈາຍຄວາມຮ້ອນຜ່ານຊຸດລະບາຍຄວາມຮ້ອນ.
ແພັກເກດ Renesas LFPAK ແລະ LFPAK-I
2. ການຫຸ້ມຫໍ່ Vishay Power-PAK ແລະ Polar-PAK
Power-PAK ແມ່ນຊື່ແພັກເກດ MOSFET ທີ່ລົງທະບຽນໂດຍ Vishay Corporation.Power-PAK ປະກອບມີສອງສະເພາະ: Power-PAK1212-8 ແລະ Power-PAK SO-8.
ຊຸດ Vishay Power-PAK1212-8
ຊຸດ Vishay Power-PAK SO-8
Polar PAK ແມ່ນຊຸດຂະຫນາດນ້ອຍທີ່ມີການກະຈາຍຄວາມຮ້ອນສອງດ້ານແລະເປັນຫນຶ່ງໃນເຕັກໂນໂລຢີການຫຸ້ມຫໍ່ຫຼັກຂອງ Vishay.Polar PAK ແມ່ນຄືກັນກັບຊຸດ so-8 ທົ່ວໄປ.ມັນມີຈຸດ dissipation ທັງສອງດ້ານເທິງແລະລຸ່ມຂອງຊຸດ.ມັນບໍ່ແມ່ນເລື່ອງງ່າຍທີ່ຈະສະສົມຄວາມຮ້ອນພາຍໃນຊຸດແລະສາມາດເພີ່ມຄວາມຫນາແຫນ້ນຂອງກະແສໄຟຟ້າປະຕິບັດການເປັນສອງເທົ່າຂອງ SO-8.ໃນປັດຈຸບັນ, Vishay ໄດ້ອະນຸຍາດເຕັກໂນໂລຊີ Polar PAK ກັບ STMicroelectronics.
ຊຸດ Vishay Polar PAK
3. Onsemi SO-8 ແລະ WDFN8 ແພັກເກັດນໍາແບນ
ON Semiconductor ໄດ້ພັດທະນາສອງປະເພດຂອງ MOSFETs ຮາບພຽງ, ໃນນັ້ນ SO-8 ທີ່ໃຊ້ກັນໄດ້ກັບ SO-8 ແມ່ນໃຊ້ໂດຍຫຼາຍກະດານ.ON Semiconductor's NVMx ແລະ NVTx power MOSFETs ທີ່ເປີດຕົວໃຫມ່ຂອງ Semiconductor ໃຊ້ຊຸດ DFN5 (SO-8FL) ແລະ WDFN8 ທີ່ຫນາແຫນ້ນເພື່ອຫຼຸດຜ່ອນການສູນເສຍການນໍາ.ມັນຍັງມີຄຸນສົມບັດ QG ຕ່ໍາແລະ capacitance ເພື່ອຫຼຸດຜ່ອນການສູນເສຍຄົນຂັບ.
ON Semiconductor SO-8 Flat Lead Package
ON ຊຸດ Semiconductor WDFN8
4. ການຫຸ້ມຫໍ່ NXP LFPAK ແລະ QLPAK
NXP (ເມື່ອກ່ອນເອີ້ນວ່າ Philps) ໄດ້ປັບປຸງເຕັກໂນໂລຊີການຫຸ້ມຫໍ່ SO-8 ເຂົ້າໄປໃນ LFPAK ແລະ QLPAK.ໃນບັນດາພວກເຂົາ, LFPAK ຖືກຖືວ່າເປັນຊຸດພະລັງງານ SO-8 ທີ່ເຊື່ອຖືໄດ້ຫຼາຍທີ່ສຸດໃນໂລກ;ໃນຂະນະທີ່ QLPAK ມີລັກສະນະຂະຫນາດນ້ອຍແລະປະສິດທິພາບການກະຈາຍຄວາມຮ້ອນທີ່ສູງຂຶ້ນ.ເມື່ອປຽບທຽບກັບ SO-8 ທໍາມະດາ, QLPAK ຄອບຄອງພື້ນທີ່ກະດານ PCB ຂອງ 6 * 5mm ແລະມີຄວາມຕ້ານທານຄວາມຮ້ອນຂອງ 1.5k / W.
ຊຸດ NXP LFPAK
ການຫຸ້ມຫໍ່ NXP QLPAK
4. ຊຸດ ST Semiconductor PowerSO-8
ເຕັກໂນໂລຊີການຫຸ້ມຫໍ່ຊິບ MOSFET ພະລັງງານຂອງ STMicroelectronics ປະກອບມີ SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, ແລະອື່ນໆ. ໃນບັນດາພວກເຂົາ, Power SO-8 ແມ່ນສະບັບປັບປຸງຂອງ SO-8.ນອກຈາກນັ້ນ, ຍັງມີ PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 ແລະຊຸດອື່ນໆ.
ຊຸດ STMicroelectronics Power SO-8
5. Fairchild Semiconductor Power 56 ຊຸດ
Power 56 ແມ່ນຊື່ສະເພາະຂອງ Farichild, ແລະຊື່ຢ່າງເປັນທາງການຂອງມັນແມ່ນ DFN5×6.ພື້ນທີ່ຫຸ້ມຫໍ່ຂອງມັນແມ່ນທຽບເທົ່າກັບ TSOP-8 ທີ່ໃຊ້ທົ່ວໄປ, ແລະຊຸດບາງໆຊ່ວຍປະຫຍັດຄວາມສູງຂອງອົງປະກອບ, ແລະການອອກແບບ Thermal-Pad ຢູ່ດ້ານລຸ່ມຫຼຸດຜ່ອນຄວາມຕ້ານທານຄວາມຮ້ອນ.ດັ່ງນັ້ນ, ຜູ້ຜະລິດອຸປະກອນພະລັງງານຈໍານວນຫຼາຍໄດ້ນໍາໃຊ້ DFN5 × 6.
ຊຸດ Fairchild Power 56
6. International Rectifier (IR) ຊຸດ FET ໂດຍກົງ
Direct FET ສະຫນອງຄວາມເຢັນດ້ານເທິງທີ່ມີປະສິດທິພາບໃນ SO-8 ຫຼືຮອຍຕີນຂະຫນາດນ້ອຍກວ່າແລະເຫມາະສົມສໍາລັບຄໍາຮ້ອງສະຫມັກການປ່ຽນພະລັງງານ AC-DC ແລະ DC-DC ໃນຄອມພິວເຕີ, ໂນດບຸກ, ໂທລະຄົມແລະອຸປະກອນເອເລັກໂຕຣນິກບໍລິໂພກ.ການກໍ່ສ້າງໂລຫະຂອງ DirectFET ສະຫນອງການລະບາຍຄວາມຮ້ອນສອງດ້ານ, ປະສິດທິຜົນສອງເທົ່າຂອງຄວາມສາມາດໃນການຈັດການໃນປະຈຸບັນຂອງ DC-DC buck converters ທີ່ມີຄວາມຖີ່ສູງເມື່ອທຽບກັບຊຸດພາດສະຕິກມາດຕະຖານ.ຊຸດ Direct FET ແມ່ນປະເພດທີ່ຕິດຢູ່ດ້ານຫຼັງ, ໂດຍມີທໍ່ລະບາຍຄວາມຮ້ອນ (D) ຫັນຫນ້າຂຶ້ນແລະປົກຄຸມດ້ວຍເປືອກໂລຫະ, ໂດຍຜ່ານຄວາມຮ້ອນແມ່ນ dissipated.ການຫຸ້ມຫໍ່ FET ໂດຍກົງຊ່ວຍປັບປຸງການລະບາຍຄວາມຮ້ອນຢ່າງຫຼວງຫຼາຍແລະໃຊ້ພື້ນທີ່ຫນ້ອຍດ້ວຍການລະບາຍຄວາມຮ້ອນທີ່ດີ.
ສະຫຼຸບ
ໃນອະນາຄົດ, ເນື່ອງຈາກວ່າອຸດສາຫະກໍາການຜະລິດເອເລັກໂຕຣນິກຍັງສືບຕໍ່ພັດທະນາໃນທິດທາງຂອງ ultra-thin, miniaturization, ແຮງດັນຕ່ໍາ, ແລະກະແສໄຟຟ້າສູງ, ຮູບລັກສະນະແລະໂຄງສ້າງການຫຸ້ມຫໍ່ພາຍໃນຂອງ MOSFET ຍັງຈະປ່ຽນແປງເພື່ອປັບຕົວເຂົ້າກັບຄວາມຕ້ອງການຂອງການຜະລິດການຜະລິດ. ອຸດສາຫະກໍາ.ນອກຈາກນັ້ນ, ເພື່ອຫຼຸດຂອບເຂດການຄັດເລືອກສໍາລັບຜູ້ຜະລິດເອເລັກໂຕຣນິກ, ແນວໂນ້ມຂອງການພັດທະນາ MOSFET ໃນທິດທາງຂອງ modularization ແລະການຫຸ້ມຫໍ່ລະດັບລະບົບຈະກາຍເປັນທີ່ຊັດເຈນ, ແລະຜະລິດຕະພັນຈະພັດທະນາໃນລັກສະນະປະສານງານຈາກຫຼາຍມິຕິເຊັ່ນ: ການປະຕິບັດແລະຄ່າໃຊ້ຈ່າຍ. .ການຫຸ້ມຫໍ່ແມ່ນຫນຶ່ງໃນປັດໃຈອ້າງອີງທີ່ສໍາຄັນສໍາລັບການເລືອກ MOSFET.ຜະລິດຕະພັນເອເລັກໂຕຣນິກທີ່ແຕກຕ່າງກັນມີຄວາມຕ້ອງການໄຟຟ້າທີ່ແຕກຕ່າງກັນ, ແລະສະພາບແວດລ້ອມການຕິດຕັ້ງທີ່ແຕກຕ່າງກັນຍັງຮຽກຮ້ອງໃຫ້ມີຂະຫນາດທີ່ກົງກັນເພື່ອຕອບສະຫນອງ.ໃນການຄັດເລືອກຕົວຈິງ, ການຕັດສິນໃຈຄວນຈະເຮັດຕາມຄວາມຕ້ອງການຕົວຈິງພາຍໃຕ້ຫຼັກການທົ່ວໄປ.ບາງລະບົບເອເລັກໂຕຣນິກຖືກຈໍາກັດໂດຍຂະຫນາດຂອງ PCB ແລະຄວາມສູງພາຍໃນ.ຕົວຢ່າງ, ການສະຫນອງພະລັງງານຂອງລະບົບການສື່ສານແບບໂມດູນມັກຈະໃຊ້ແພັກເກັດ DFN5*6 ແລະ DFN3*3 ເນື່ອງຈາກຂໍ້ຈໍາກັດຄວາມສູງ;ໃນບາງເຄື່ອງສະຫນອງພະລັງງານ ACDC, ການອອກແບບທີ່ບາງທີ່ສຸດຫຼືເນື່ອງຈາກຂໍ້ຈໍາກັດຂອງແກະແມ່ນເຫມາະສົມສໍາລັບການປະກອບ MOSFET ພະລັງງານບັນຈຸ TO220.ໃນເວລານີ້, pins ສາມາດຖືກໃສ່ໂດຍກົງເຂົ້າໄປໃນຮາກ, ເຊິ່ງບໍ່ເຫມາະສົມກັບຜະລິດຕະພັນຫຸ້ມຫໍ່ TO247;ການອອກແບບບາງໆບາງອັນຕ້ອງການເຂັມປັກໝຸດອຸປະກອນໃຫ້ງໍ ແລະວາງຮາບພຽງ, ເຊິ່ງຈະເພີ່ມຄວາມສັບສົນຂອງການເລືອກ MOSFET.
ວິທີການເລືອກ MOSFET
ວິສະວະກອນເຄີຍບອກຂ້ອຍວ່າລາວບໍ່ເຄີຍເບິ່ງຫນ້າທໍາອິດຂອງເອກະສານຂໍ້ມູນ MOSFET ເພາະວ່າຂໍ້ມູນ "ປະຕິບັດ" ພຽງແຕ່ປາກົດຢູ່ໃນຫນ້າທີສອງແລະຫຼາຍກວ່ານັ້ນ.ເກືອບທຸກຫນ້າໃນແຜ່ນຂໍ້ມູນ MOSFET ມີຂໍ້ມູນທີ່ມີຄຸນຄ່າສໍາລັບຜູ້ອອກແບບ.ແຕ່ມັນບໍ່ຊັດເຈນສະ ເໝີ ໄປວ່າວິທີການຕີຄວາມ ໝາຍ ຂອງຂໍ້ມູນທີ່ໃຫ້ໂດຍຜູ້ຜະລິດ.
ບົດຄວາມນີ້ໄດ້ອະທິບາຍບາງຂໍ້ສະເພາະທີ່ສໍາຄັນຂອງ MOSFETs, ວິທີການທີ່ເຂົາເຈົ້າໄດ້ຖືກລະບຸໄວ້ໃນແຜ່ນຂໍ້ມູນ, ແລະຮູບພາບທີ່ຈະແຈ້ງທີ່ທ່ານຈໍາເປັນຕ້ອງເຂົ້າໃຈເຂົາເຈົ້າ.ເຊັ່ນດຽວກັນກັບອຸປະກອນເອເລັກໂຕຣນິກສ່ວນໃຫຍ່, MOSFETs ໄດ້ຮັບຜົນກະທົບຈາກອຸນຫະພູມປະຕິບັດງານ.ດັ່ງນັ້ນ, ມັນເປັນສິ່ງສໍາຄັນທີ່ຈະເຂົ້າໃຈເງື່ອນໄຂການທົດສອບພາຍໃຕ້ຕົວຊີ້ວັດທີ່ໄດ້ກ່າວມານັ້ນຖືກນໍາໃຊ້.ມັນຍັງມີຄວາມສໍາຄັນທີ່ຈະເຂົ້າໃຈວ່າຕົວຊີ້ວັດທີ່ທ່ານເຫັນໃນ "ການແນະນໍາຜະລິດຕະພັນ" ແມ່ນ "ສູງສຸດ" ຫຼື "ປົກກະຕິ", ເພາະວ່າເອກະສານຂໍ້ມູນບາງຢ່າງບໍ່ໄດ້ເຮັດໃຫ້ມັນຊັດເຈນ.
ເກຣດແຮງດັນ
ລັກສະນະຕົ້ນຕໍທີ່ກໍານົດ MOSFET ແມ່ນ VDS ແຮງດັນຂອງທໍ່ລະບາຍນ້ໍາຂອງມັນ, ຫຼື "ແຮງດັນການທໍາລາຍແຫຼ່ງຂອງທໍ່ລະບາຍນ້ໍາ", ເຊິ່ງເປັນແຮງດັນສູງສຸດທີ່ MOSFET ສາມາດທົນໄດ້ໂດຍບໍ່ມີຄວາມເສຍຫາຍເມື່ອປະຕູຮົ້ວຖືກວົງຈອນສັ້ນໄປຫາແຫຼ່ງແລະກະແສລະບາຍນ້ໍາ. ແມ່ນ 250μA..VDS ຍັງຖືກເອີ້ນວ່າ "ແຮງດັນສູງສຸດຢ່າງແທ້ຈິງຢູ່ທີ່ 25 ° C", ແຕ່ມັນເປັນສິ່ງສໍາຄັນທີ່ຈະຈື່ຈໍາວ່າແຮງດັນຢ່າງແທ້ຈິງນີ້ແມ່ນຂຶ້ນກັບອຸນຫະພູມ, ແລະປົກກະຕິແລ້ວມີ "ຄ່າສໍາປະສິດອຸນຫະພູມ VDS" ໃນເອກະສານຂໍ້ມູນ.ນອກນັ້ນທ່ານຍັງຈໍາເປັນຕ້ອງເຂົ້າໃຈວ່າ VDS ສູງສຸດແມ່ນແຮງດັນໄຟຟ້າ DC ບວກກັບແຮງດັນແລະ ripples ທີ່ອາດຈະມີຢູ່ໃນວົງຈອນ.ຕົວຢ່າງ, ຖ້າທ່ານໃຊ້ອຸປະກອນ 30V ກ່ຽວກັບການສະຫນອງພະລັງງານ 30V ທີ່ມີ 100mV, 5ns spike, ແຮງດັນຈະເກີນຂອບເຂດຈໍາກັດສູງສຸດຢ່າງແທ້ຈິງຂອງອຸປະກອນແລະອຸປະກອນອາດຈະເຂົ້າສູ່ໂຫມດ avalanche.ໃນກໍລະນີນີ້, ຄວາມຫນ້າເຊື່ອຖືຂອງ MOSFET ບໍ່ສາມາດຮັບປະກັນໄດ້.ຢູ່ໃນອຸນຫະພູມສູງ, ຕົວຄູນຂອງອຸນຫະພູມສາມາດປ່ຽນແປງແຮງດັນທີ່ແຕກຫັກຢ່າງຫຼວງຫຼາຍ.ຕົວຢ່າງ, ບາງ MOSFET N-channel ທີ່ມີລະດັບແຮງດັນຂອງ 600V ມີຄ່າສໍາປະສິດອຸນຫະພູມໃນທາງບວກ.ໃນຂະນະທີ່ພວກເຂົາເຂົ້າຫາອຸນຫະພູມຈຸດສູງສຸດຂອງພວກເຂົາ, ຄ່າສໍາປະສິດອຸນຫະພູມເຮັດໃຫ້ MOSFETs ເຫຼົ່ານີ້ປະຕິບັດຕົວຄືກັບ 650V MOSFETs.ກົດລະບຽບການອອກແບບຂອງຜູ້ໃຊ້ MOSFET ຈໍານວນຫຼາຍຮຽກຮ້ອງໃຫ້ມີປັດໄຈ derating 10% ຫາ 20%.ໃນບາງການອອກແບບ, ພິຈາລະນາວ່າແຮງດັນການແບ່ງຕົວຕົວຈິງແມ່ນ 5% ຫາ 10% ສູງກວ່າຄ່າການຈັດອັນດັບທີ່ 25 ° C, ຂອບການອອກແບບທີ່ເປັນປະໂຫຍດທີ່ສອດຄ້ອງກັນຈະຖືກເພີ່ມເຂົ້າໃນການອອກແບບຕົວຈິງ, ເຊິ່ງເປັນປະໂຫຍດຫຼາຍຕໍ່ການອອກແບບ.ຄວາມສໍາຄັນເທົ່າທຽມກັນກັບການຄັດເລືອກທີ່ຖືກຕ້ອງຂອງ MOSFET ແມ່ນຄວາມເຂົ້າໃຈບົດບາດຂອງແຮງດັນຂອງປະຕູຮົ້ວ VGS ໃນລະຫວ່າງການດໍາເນີນການ.ແຮງດັນນີ້ແມ່ນແຮງດັນທີ່ຮັບປະກັນການດໍາເນີນການຢ່າງເຕັມທີ່ຂອງ MOSFET ພາຍໃຕ້ເງື່ອນໄຂ RDS ສູງສຸດທີ່ລະບຸໄວ້.ນີ້ແມ່ນເຫດຜົນທີ່ວ່າຄວາມຕ້ານທານຕໍ່ແມ່ນກ່ຽວຂ້ອງກັບລະດັບ VGS ສະເຫມີ, ແລະມັນພຽງແຕ່ຢູ່ທີ່ແຮງດັນນີ້ທີ່ອຸປະກອນສາມາດເປີດໄດ້.ຜົນສະທ້ອນໃນການອອກແບບທີ່ສໍາຄັນແມ່ນວ່າທ່ານບໍ່ສາມາດເປີດ MOSFET ຢ່າງເຕັມທີ່ດ້ວຍແຮງດັນຕ່ໍາກວ່າ VGS ຕໍາ່ສຸດທີ່ນໍາໃຊ້ເພື່ອບັນລຸການຈັດອັນດັບ RDS (on).ສໍາລັບຕົວຢ່າງ, ເພື່ອຂັບ MOSFET ຢ່າງເຕັມສ່ວນກັບ microcontroller 3.3V, ທ່ານຈໍາເປັນຕ້ອງໄດ້ເປີດ MOSFET ທີ່ VGS = 2.5V ຫຼືຕ່ໍາກວ່າ.
ການຕໍ່ຕ້ານ, ຄ່າຜ່ານປະຕູ, ແລະ "ຕົວເລກຂອງຄຸນງາມຄວາມດີ"
ຄວາມຕ້ານທານຂອງ MOSFET ແມ່ນຖືກ ກຳ ນົດຢູ່ສະ ເໝີ ທີ່ແຮງດັນປະຕູຫາແຫຼ່ງ ໜຶ່ງ ຫຼືຫຼາຍກວ່ານັ້ນ.ຂີດຈຳກັດ RDS(on) ສູງສຸດສາມາດສູງກວ່າຄ່າປົກກະຕິ 20% ຫາ 50%.ຂີດຈຳກັດສູງສຸດຂອງ RDS(on) ປົກກະຕິແລ້ວໝາຍເຖິງຄ່າຢູ່ທີ່ອຸນຫະພູມຈຸດເຊື່ອມຕໍ່ຂອງ 25°C.ໃນອຸນຫະພູມທີ່ສູງຂຶ້ນ, RDS(on) ສາມາດເພີ່ມຂຶ້ນ 30% ຫາ 150%, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 1. ເນື່ອງຈາກ RDS(on) ມີການປ່ຽນແປງກັບອຸນຫະພູມແລະຄ່າຄວາມຕ້ານທານຕ່ໍາສຸດບໍ່ສາມາດຮັບປະກັນໄດ້, ການກວດສອບກະແສໄຟຟ້າໂດຍອີງໃສ່ RDS(on) ແມ່ນບໍ່ ວິທີການທີ່ຖືກຕ້ອງຫຼາຍ.
ຮູບທີ 1 RDS(on) ເພີ່ມຂຶ້ນດ້ວຍອຸນຫະພູມໃນລະຫວ່າງ 30% ຫາ 150% ຂອງອຸນຫະພູມການເຮັດວຽກສູງສຸດ.
ການຕໍ່ຕ້ານແມ່ນມີຄວາມສໍາຄັນຫຼາຍສໍາລັບທັງ N-channel ແລະ P-channel MOSFETs.ໃນການສະຫຼັບການສະຫນອງພະລັງງານ, Qg ແມ່ນເງື່ອນໄຂການຄັດເລືອກທີ່ສໍາຄັນສໍາລັບ N-channel MOSFETs ທີ່ໃຊ້ໃນການສະຫຼັບການສະຫນອງພະລັງງານເພາະວ່າ Qg ມີຜົນກະທົບຕໍ່ການສູນເສຍການສະຫຼັບ.ການສູນເສຍເຫຼົ່ານີ້ມີຜົນກະທົບສອງຢ່າງ: ຫນຶ່ງແມ່ນການປ່ຽນເວລາທີ່ມີຜົນຕໍ່ MOSFET ເປີດແລະປິດ;ອີກອັນຫນຶ່ງແມ່ນພະລັງງານທີ່ຈໍາເປັນເພື່ອໄລ່ເອົາ capacitance ປະຕູຮົ້ວໃນລະຫວ່າງແຕ່ລະຂະບວນການປ່ຽນ.ສິ່ງຫນຶ່ງທີ່ຄວນຈື່ແມ່ນວ່າ Qg ແມ່ນຂຶ້ນກັບແຮງດັນຂອງປະຕູຮົ້ວ, ເຖິງແມ່ນວ່າການໃຊ້ Vgs ຕ່ໍາຈະຫຼຸດຜ່ອນການສູນເສຍການປ່ຽນ.ເປັນວິທີທີ່ໄວທີ່ຈະປຽບທຽບ MOSFETs ທີ່ມີຈຸດປະສົງເພື່ອໃຊ້ໃນການສະຫຼັບຄໍາຮ້ອງສະຫມັກ, ຜູ້ອອກແບບມັກຈະໃຊ້ສູດຄໍາທີ່ປະກອບດ້ວຍ RDS(on) ສໍາລັບການສູນເສຍການດໍາເນີນການແລະ Qg ສໍາລັບການສູນເສຍການປ່ຽນ: RDS(on)xQg.ນີ້ "ຕົວເລກຂອງຄຸນງາມຄວາມດີ" (FOM) ສະຫຼຸບປະສິດທິພາບຂອງອຸປະກອນແລະອະນຸຍາດໃຫ້ MOSFETs ປຽບທຽບໃນເງື່ອນໄຂຂອງຄ່າປົກກະຕິຫຼືສູງສຸດ.ເພື່ອຮັບປະກັນການປຽບທຽບທີ່ຖືກຕ້ອງໃນທົ່ວອຸປະກອນ, ທ່ານຈໍາເປັນຕ້ອງໃຫ້ແນ່ໃຈວ່າ VGS ດຽວກັນຖືກນໍາໃຊ້ສໍາລັບ RDS(on) ແລະ Qg, ແລະວ່າຄ່າປົກກະຕິແລະສູງສຸດຈະບໍ່ຖືກປະສົມເຂົ້າກັນໃນສິ່ງພິມ.FOM ຕ່ໍາຈະເຮັດໃຫ້ທ່ານມີການປະຕິບັດທີ່ດີກວ່າໃນການສະຫຼັບຄໍາຮ້ອງສະຫມັກ, ແຕ່ມັນບໍ່ໄດ້ຮັບປະກັນ.ຜົນໄດ້ຮັບການປຽບທຽບທີ່ດີທີ່ສຸດສາມາດໄດ້ຮັບພຽງແຕ່ໃນວົງຈອນຕົວຈິງ, ແລະໃນບາງກໍລະນີ, ວົງຈອນອາດຈະຕ້ອງໄດ້ຮັບການປັບລະອຽດສໍາລັບແຕ່ລະ MOSFET.ການໃຫ້ຄະແນນກະແສໄຟຟ້າແລະການກະຈາຍພະລັງງານ, ໂດຍອີງໃສ່ເງື່ອນໄຂການທົດສອບທີ່ແຕກຕ່າງກັນ, MOSFET ສ່ວນໃຫຍ່ມີຫນຶ່ງຫຼືຫຼາຍກະແສນ້ໍາຢ່າງຕໍ່ເນື່ອງໃນເອກະສານຂໍ້ມູນ.ທ່ານຕ້ອງການເບິ່ງເອກະສານຂໍ້ມູນຢ່າງລະມັດລະວັງເພື່ອຄິດໄລ່ວ່າການຈັດອັນດັບຢູ່ໃນອຸນຫະພູມກໍລະນີທີ່ກໍານົດໄວ້ (ເຊັ່ນ: TC=25°C), ຫຼືອຸນຫະພູມອາກາດລ້ອມຮອບ (ເຊັ່ນ: TA=25°C).ອັນໃດຂອງຄ່າເຫຼົ່ານີ້ມີຄວາມກ່ຽວຂ້ອງຫຼາຍທີ່ສຸດຈະຂຶ້ນກັບຄຸນລັກສະນະອຸປະກອນ ແລະແອັບພລິເຄຊັນ (ເບິ່ງຮູບ 2).
ຮູບທີ 2 ຄ່າປັດຈຸບັນສູງສຸດຢ່າງແທ້ຈິງ ແລະຄ່າພະລັງງານແມ່ນຂໍ້ມູນທີ່ແທ້ຈິງ
ສຳລັບອຸປະກອນຕິດຕັ້ງພື້ນຜິວຂະຫນາດນ້ອຍທີ່ໃຊ້ໃນອຸປະກອນມືຖື, ລະດັບປະຈຸບັນທີ່ກ່ຽວຂ້ອງທີ່ສຸດອາດຈະເປັນທີ່ອຸນຫະພູມລ້ອມຮອບຂອງ 70°C.ສໍາລັບອຸປະກອນຂະຫນາດໃຫຍ່ທີ່ມີຊຸດລະບາຍຄວາມຮ້ອນແລະການບັງຄັບໃຫ້ອາກາດເຢັນ, ລະດັບປະຈຸບັນຢູ່ທີ່ TA = 25 ℃ອາດຈະໃກ້ຊິດກັບສະຖານະການຕົວຈິງ.ສໍາລັບບາງອຸປະກອນ, ທໍ່ຕາຍສາມາດຈັດການກັບກະແສໄຟຟ້າໄດ້ຫຼາຍຂຶ້ນຢູ່ທີ່ອຸນຫະພູມຈຸດສູງສຸດຂອງມັນເກີນຂອບເຂດຈໍາກັດຂອງຊຸດ.ໃນບາງແຜ່ນຂໍ້ມູນ, ລະດັບປະຈຸບັນ "ຈໍາກັດຕາຍ" ນີ້ແມ່ນຂໍ້ມູນເພີ່ມເຕີມກັບລະດັບ "ຊຸດຈໍາກັດ" ໃນປັດຈຸບັນ, ເຊິ່ງສາມາດໃຫ້ທ່ານຄິດເຖິງຄວາມທົນທານຂອງຕາຍ.ການພິຈາລະນາທີ່ຄ້າຍຄືກັນໃຊ້ກັບການກະຈາຍພະລັງງານຢ່າງຕໍ່ເນື່ອງ, ເຊິ່ງບໍ່ພຽງແຕ່ຂຶ້ນກັບອຸນຫະພູມເທົ່ານັ້ນ, ແຕ່ຍັງຢູ່ໃນເວລາ.ຈິນຕະນາການອຸປະກອນທີ່ເຮັດວຽກຢ່າງຕໍ່ເນື່ອງຢູ່ທີ່ PD=4W ເປັນເວລາ 10 ວິນາທີທີ່ TA=70℃.ສິ່ງທີ່ປະກອບເປັນໄລຍະເວລາ "ຢ່າງຕໍ່ເນື່ອງ" ຈະແຕກຕ່າງກັນໂດຍອີງໃສ່ຊຸດ MOSFET, ດັ່ງນັ້ນທ່ານຈຶ່ງຕ້ອງການໃຊ້ແຜນການ impedance ຄວາມຮ້ອນຊົ່ວຄາວປົກກະຕິຈາກແຜ່ນຂໍ້ມູນເພື່ອເບິ່ງວ່າການກະຈາຍພະລັງງານເປັນແນວໃດຫຼັງຈາກ 10 ວິນາທີ, 100 ວິນາທີ, ຫຼື 10 ນາທີ. .ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບທີ 3, ຄ່າສໍາປະສິດຄວາມຕ້ານທານຄວາມຮ້ອນຂອງອຸປະກອນພິເສດນີ້ຫຼັງຈາກກໍາມະຈອນ 10 ວິນາທີແມ່ນປະມານ 0.33, ຊຶ່ງຫມາຍຄວາມວ່າເມື່ອຊຸດດັ່ງກ່າວບັນລຸຄວາມອີ່ມຕົວຂອງຄວາມຮ້ອນຫຼັງຈາກປະມານ 10 ນາທີ, ຄວາມອາດສາມາດກະຈາຍຄວາມຮ້ອນຂອງອຸປະກອນແມ່ນພຽງແຕ່ 1.33W ແທນທີ່ຈະເປັນ 4W. .ເຖິງແມ່ນວ່າຄວາມສາມາດໃນການກະຈາຍຄວາມຮ້ອນຂອງອຸປະກອນສາມາດບັນລຸປະມານ 2W ພາຍໃຕ້ຄວາມເຢັນທີ່ດີ.
ຮູບທີ 3 ຄວາມຕ້ານທານຄວາມຮ້ອນຂອງ MOSFET ເມື່ອກຳມະຈອນພະລັງງານຖືກນຳໃຊ້
ໃນຄວາມເປັນຈິງ, ພວກເຮົາສາມາດແບ່ງວິທີການເລືອກ MOSFET ເປັນສີ່ຂັ້ນຕອນ.
ຂັ້ນຕອນທໍາອິດ: ເລືອກຊ່ອງ N ຫຼືຊ່ອງ P
ຂັ້ນຕອນທໍາອິດໃນການເລືອກອຸປະກອນທີ່ເຫມາະສົມສໍາລັບການອອກແບບຂອງທ່ານແມ່ນການຕັດສິນໃຈວ່າຈະໃຊ້ N-channel ຫຼື P-channel MOSFET.ໃນຄໍາຮ້ອງສະຫມັກພະລັງງານປົກກະຕິ, ເມື່ອ MOSFET ເຊື່ອມຕໍ່ກັບດິນແລະການໂຫຼດໄດ້ຖືກເຊື່ອມຕໍ່ກັບແຮງດັນໄຟຟ້າ, MOSFET ປະກອບເປັນສະຫຼັບຂ້າງຕ່ໍາ.ໃນສະຫຼັບຂ້າງຕ່ໍາ, N-channel MOSFETs ຄວນຖືກນໍາໃຊ້ເນື່ອງຈາກການພິຈາລະນາຂອງແຮງດັນໄຟຟ້າທີ່ຕ້ອງການເພື່ອປິດຫຼືເປີດອຸປະກອນ.ເມື່ອ MOSFET ເຊື່ອມຕໍ່ກັບລົດເມແລະການໂຫຼດກັບດິນ, ສະວິດຂ້າງສູງຖືກນໍາໃຊ້.P-channel MOSFETs ປົກກະຕິແລ້ວແມ່ນໃຊ້ໃນ topology ນີ້, ເຊິ່ງແມ່ນຍ້ອນການພິຈາລະນາແຮງດັນໄຟຟ້າ.ເພື່ອເລືອກອຸປະກອນທີ່ເຫມາະສົມສໍາລັບຄໍາຮ້ອງສະຫມັກຂອງທ່ານ, ທ່ານຕ້ອງກໍານົດແຮງດັນໄຟຟ້າທີ່ຕ້ອງການເພື່ອຂັບອຸປະກອນແລະວິທີທີ່ງ່າຍທີ່ສຸດທີ່ຈະເຮັດມັນໃນການອອກແບບຂອງທ່ານ.ຂັ້ນຕອນຕໍ່ໄປແມ່ນການກໍານົດລະດັບແຮງດັນທີ່ຕ້ອງການ, ຫຼືແຮງດັນສູງສຸດທີ່ອຸປະກອນສາມາດທົນໄດ້.ລະດັບແຮງດັນທີ່ສູງຂຶ້ນ, ຄ່າໃຊ້ຈ່າຍຂອງອຸປະກອນສູງຂຶ້ນ.ອີງຕາມປະສົບການປະຕິບັດ, ແຮງດັນທີ່ມີການຈັດອັນດັບຄວນຈະສູງກວ່າແຮງດັນໄຟຟ້າຫຼືແຮງດັນຂອງລົດເມ.ນີ້ຈະສະຫນອງການປົກປ້ອງພຽງພໍເພື່ອບໍ່ໃຫ້ MOSFET ລົ້ມເຫລວ.ເມື່ອເລືອກ MOSFET, ມັນຈໍາເປັນຕ້ອງກໍານົດແຮງດັນສູງສຸດທີ່ສາມາດທົນທານໄດ້ຈາກທໍ່ລະບາຍນ້ໍາໄປຫາແຫຼ່ງ, ນັ້ນແມ່ນ VDS ສູງສຸດ.ມັນເປັນສິ່ງສໍາຄັນທີ່ຈະຮູ້ວ່າແຮງດັນສູງສຸດຂອງ MOSFET ສາມາດທົນກັບການປ່ຽນແປງຂອງອຸນຫະພູມ.ຜູ້ອອກແບບຕ້ອງທົດສອບການປ່ຽນແປງແຮງດັນໃນໄລຍະອຸນຫະພູມການເຮັດວຽກທັງຫມົດ.ແຮງດັນທີ່ຈັດອັນດັບຕ້ອງມີຂອບຂະໜາດພຽງພໍເພື່ອປົກຄຸມຊ່ວງການປ່ຽນແປງນີ້ເພື່ອຮັບປະກັນວ່າວົງຈອນຈະບໍ່ລົ້ມເຫລວ.ປັດໃຈຄວາມປອດໄພອື່ນໆທີ່ວິສະວະກອນອອກແບບຕ້ອງພິຈາລະນາລວມມີແຮງດັນໄຟຟ້າທີ່ກະຕຸ້ນໂດຍການສະຫຼັບເອເລັກໂຕຣນິກເຊັ່ນ: ມໍເຕີ ຫຼືໝໍ້ແປງ.ແຮງດັນທີ່ຈັດອັນດັບແຕກຕ່າງກັນສໍາລັບຄໍາຮ້ອງສະຫມັກທີ່ແຕກຕ່າງກັນ;ໂດຍປົກກະຕິ, 20V ສໍາລັບອຸປະກອນ Portable, 20-30V ສໍາລັບການສະຫນອງພະລັງງານ FPGA, ແລະ 450-600V ສໍາລັບຄໍາຮ້ອງສະຫມັກ 85-220VAC.
ຂັ້ນຕອນທີ 2: ການກໍານົດປະຈຸບັນການຈັດອັນດັບ
ຂັ້ນຕອນທີສອງແມ່ນການເລືອກເອົາການຈັດອັນດັບປະຈຸບັນຂອງ MOSFET.ອີງຕາມການກໍາຫນົດຄ່າຂອງວົງຈອນ, ປະຈຸບັນການຈັດອັນດັບນີ້ຄວນຈະເປັນປັດຈຸບັນສູງສຸດທີ່ການໂຫຼດສາມາດທົນທານຕໍ່ໃນທຸກສະຖານະການ.ຄ້າຍຄືກັນກັບສະຖານະການແຮງດັນ, ຜູ້ອອກແບບຕ້ອງຮັບປະກັນວ່າ MOSFET ທີ່ເລືອກສາມາດທົນທານຕໍ່ການຈັດອັນດັບໃນປະຈຸບັນນີ້, ເຖິງແມ່ນວ່າລະບົບຈະສ້າງຮວງຕັ້ງແຈບໃນປະຈຸບັນ.ສອງເງື່ອນໄຂປະຈຸບັນພິຈາລະນາແມ່ນຮູບແບບຢ່າງຕໍ່ເນື່ອງແລະຈັງຫວະຂອງກໍາມະຈອນ.ໃນໂຫມດການດໍາເນີນການຢ່າງຕໍ່ເນື່ອງ, MOSFET ຢູ່ໃນສະພາບຄົງທີ່, ບ່ອນທີ່ປະຈຸບັນໄຫຼຢ່າງຕໍ່ເນື່ອງຜ່ານອຸປະກອນ.ຈັງຫວະເຕັ້ນຂອງກໍາມະຈອນຫມາຍເຖິງການກະໂດດຂະຫນາດໃຫຍ່ (ຫຼືກະແສໄຟຟ້າຮວງຕັ້ງແຈບ) ໄຫຼຜ່ານອຸປະກອນ.ເມື່ອກະແສໄຟຟ້າສູງສຸດພາຍໃຕ້ເງື່ອນໄຂເຫຼົ່ານີ້ຖືກກໍານົດ, ມັນເປັນພຽງແຕ່ການເລືອກອຸປະກອນທີ່ສາມາດຈັດການກັບກະແສໄຟຟ້າສູງສຸດນີ້.ຫຼັງຈາກການເລືອກປະຈຸບັນການຈັດອັນດັບ, ການສູນເສຍ conduction ຕ້ອງໄດ້ຮັບການຄິດໄລ່.ໃນສະຖານະການຕົວຈິງ, MOSFET ບໍ່ແມ່ນອຸປະກອນທີ່ເຫມາະສົມເພາະວ່າມີການສູນເສຍພະລັງງານໄຟຟ້າໃນລະຫວ່າງຂະບວນການນໍາ, ເຊິ່ງເອີ້ນວ່າການສູນເສຍ conduction.MOSFET ປະຕິບັດຕົວຄືກັບຕົວຕ້ານທານທີ່ປ່ຽນແປງໄດ້ເມື່ອ "ເປີດ", ເຊິ່ງຖືກກໍານົດໂດຍ RDS (ON) ຂອງອຸປະກອນແລະມີການປ່ຽນແປງຢ່າງຫຼວງຫຼາຍກັບອຸນຫະພູມ.ການສູນເສຍພະລັງງານຂອງອຸປະກອນສາມາດໄດ້ຮັບການຄິດໄລ່ໂດຍ Iload2 × RDS (ON).ເນື່ອງຈາກຄວາມຕ້ານທານຕໍ່ການປ່ຽນແປງກັບອຸນຫະພູມ, ການສູນເສຍພະລັງງານຍັງຈະມີການປ່ຽນແປງຕາມອັດຕາສ່ວນ.ແຮງດັນ VGS ສູງກວ່າທີ່ໃຊ້ກັບ MOSFET, RDS(ON) ຈະນ້ອຍລົງ;ໃນທາງກົງກັນຂ້າມ, RDS (ON) ຈະສູງຂື້ນ.ສໍາລັບຜູ້ອອກແບບລະບົບ, ນີ້ແມ່ນບ່ອນທີ່ການຊື້ຂາຍ offs ເຂົ້າມາໂດຍອີງຕາມແຮງດັນຂອງລະບົບ.ສໍາລັບການອອກແບບແບບພົກພາ, ມັນງ່າຍກວ່າ (ແລະທົ່ວໄປກວ່າ) ເພື່ອໃຊ້ແຮງດັນຕ່ໍາ, ໃນຂະນະທີ່ສໍາລັບການອອກແບບອຸດສາຫະກໍາ, ແຮງດັນສູງສາມາດຖືກນໍາໃຊ້.ໃຫ້ສັງເກດວ່າຄວາມຕ້ານທານ RDS (ON) ຈະເພີ່ມຂຶ້ນເລັກນ້ອຍກັບປະຈຸບັນ.ການປ່ຽນແປງໃນຕົວກໍານົດການໄຟຟ້າຕ່າງໆຂອງຕົວຕ້ານທານ RDS(ON) ສາມາດພົບໄດ້ໃນເອກະສານຂໍ້ມູນດ້ານວິຊາການທີ່ຜູ້ຜະລິດສະຫນອງໃຫ້.ເຕັກໂນໂລຢີມີຜົນກະທົບຢ່າງຫຼວງຫຼາຍຕໍ່ຄຸນລັກສະນະຂອງອຸປະກອນ, ເພາະວ່າບາງເຕັກໂນໂລຢີມີແນວໂນ້ມທີ່ຈະເພີ່ມ RDS(ON) ເມື່ອເພີ່ມ VDS ສູງສຸດ.ສໍາລັບເຕັກໂນໂລຢີດັ່ງກ່າວ, ຖ້າທ່ານຕັ້ງໃຈທີ່ຈະຫຼຸດຜ່ອນ VDS ແລະ RDS (ON), ທ່ານຕ້ອງເພີ່ມຂະຫນາດຂອງຊິບ, ດັ່ງນັ້ນການເພີ່ມຂະຫນາດຊຸດທີ່ກົງກັນແລະຄ່າໃຊ້ຈ່າຍໃນການພັດທະນາທີ່ກ່ຽວຂ້ອງ.ມີຫຼາຍເທກໂນໂລຍີໃນອຸດສາຫະກໍາທີ່ພະຍາຍາມຄວບຄຸມການເພີ່ມຂື້ນຂອງຂະຫນາດຊິບ, ທີ່ສໍາຄັນທີ່ສຸດແມ່ນເຕັກໂນໂລຢີການດຸ່ນດ່ຽງຊ່ອງທາງແລະຄ່າໃຊ້ຈ່າຍ.ໃນເທກໂນໂລຍີ trench, ຮ່ອງເລິກແມ່ນຝັງຢູ່ໃນ wafer, ປົກກະຕິແລ້ວສະຫງວນໄວ້ສໍາລັບແຮງດັນຕ່ໍາ, ເພື່ອຫຼຸດຜ່ອນຄວາມຕ້ານທານຕໍ່ RDS (ON).ເພື່ອຫຼຸດຜ່ອນຜົນກະທົບຂອງ VDS ສູງສຸດໃນ RDS(ON), ຂະບວນການຖັນການຂະຫຍາຍຕົວຂອງ epitaxial / etching column ໄດ້ຖືກນໍາໃຊ້ໃນລະຫວ່າງຂະບວນການພັດທະນາ.ຕົວຢ່າງ, Fairchild Semiconductor ໄດ້ພັດທະນາເຕັກໂນໂລຢີທີ່ເອີ້ນວ່າ SuperFET ທີ່ເພີ່ມຂັ້ນຕອນການຜະລິດເພີ່ມເຕີມສໍາລັບການຫຼຸດຜ່ອນ RDS(ON).ຈຸດສຸມນີ້ກ່ຽວກັບ RDS(ON) ແມ່ນສໍາຄັນເພາະວ່າຍ້ອນວ່າແຮງດັນການທໍາລາຍຂອງ MOSFET ມາດຕະຖານເພີ່ມຂຶ້ນ, RDS(ON) ເພີ່ມຂຶ້ນຢ່າງຫຼວງຫຼາຍແລະນໍາໄປສູ່ການເພີ່ມຂື້ນຂອງຂະຫນາດຕາຍ.ຂະບວນການ SuperFET ປ່ຽນຄວາມສຳພັນແບບເລກກຳລັງລະຫວ່າງ RDS(ON) ແລະຂະໜາດ wafer ໄປສູ່ຄວາມສຳພັນເສັ້ນຊື່.ດ້ວຍວິທີນີ້, ອຸປະກອນ SuperFET ສາມາດບັນລຸ RDS (ON) ຕ່ໍາທີ່ເຫມາະສົມໃນຂະຫນາດຕາຍຂະຫນາດນ້ອຍ, ເຖິງແມ່ນວ່າມີແຮງດັນໄຟຟ້າເຖິງ 600V.ຜົນໄດ້ຮັບແມ່ນວ່າຂະຫນາດ wafer ສາມາດຫຼຸດລົງເຖິງ 35%.ສໍາລັບຜູ້ໃຊ້ສຸດທ້າຍ, ນີ້ຫມາຍເຖິງການຫຼຸດລົງຢ່າງຫຼວງຫຼາຍໃນຂະຫນາດຊຸດ.
ຂັ້ນຕອນທີສາມ: ກໍານົດຄວາມຕ້ອງການຄວາມຮ້ອນ
ຂັ້ນຕອນຕໍ່ໄປໃນການເລືອກ MOSFET ແມ່ນການຄິດໄລ່ຄວາມຕ້ອງການຄວາມຮ້ອນຂອງລະບົບ.ຜູ້ອອກແບບຕ້ອງພິຈາລະນາສອງສະຖານະການທີ່ແຕກຕ່າງກັນ, ສະຖານະການທີ່ຮ້າຍແຮງທີ່ສຸດແລະສະຖານະການທີ່ແທ້ຈິງຂອງໂລກ.ມັນແນະນໍາໃຫ້ໃຊ້ຜົນການຄໍານວນທີ່ຮ້າຍແຮງທີ່ສຸດ, ເພາະວ່າຜົນໄດ້ຮັບນີ້ສະຫນອງຂອບຄວາມປອດໄພທີ່ໃຫຍ່ກວ່າແລະຮັບປະກັນວ່າລະບົບຈະບໍ່ລົ້ມເຫລວ.ຍັງມີບາງຂໍ້ມູນການວັດແທກທີ່ຕ້ອງການຄວາມສົນໃຈໃນແຜ່ນຂໍ້ມູນ MOSFET;ເຊັ່ນ: ຄວາມຕ້ານທານຄວາມຮ້ອນລະຫວ່າງຈຸດເຊື່ອມຕໍ່ semiconductor ຂອງອຸປະກອນຫຸ້ມຫໍ່ແລະສະພາບແວດລ້ອມ, ແລະອຸນຫະພູມ junction ສູງສຸດ.ອຸນຫະພູມ junction ຂອງອຸປະກອນແມ່ນເທົ່າທຽມກັນກັບອຸນຫະພູມລ້ອມຮອບສູງສຸດບວກກັບຜະລິດຕະພັນຂອງຄວາມຕ້ານທານຄວາມຮ້ອນແລະການກະຈາຍພະລັງງານ (ອຸນຫະພູມ junction = ສູງສຸດອຸນຫະພູມລ້ອມຮອບ + [ຄວາມຕ້ານທານຄວາມຮ້ອນ × ພະລັງງານ dissipation]).ອີງຕາມສົມຜົນນີ້, ການກະຈາຍພະລັງງານສູງສຸດຂອງລະບົບສາມາດແກ້ໄຂໄດ້, ເຊິ່ງເທົ່າກັບ I2 × RDS (ON) ໂດຍຄໍານິຍາມ.ເນື່ອງຈາກຜູ້ອອກແບບໄດ້ກໍານົດກະແສໄຟຟ້າສູງສຸດທີ່ຈະຜ່ານອຸປະກອນ, RDS(ON) ສາມາດຖືກຄິດໄລ່ໃນອຸນຫະພູມທີ່ແຕກຕ່າງກັນ.ມັນເປັນມູນຄ່າທີ່ສັງເກດວ່າໃນເວລາທີ່ຈັດການກັບຮູບແບບຄວາມຮ້ອນທີ່ງ່າຍດາຍ, ຜູ້ອອກແບບຍັງຕ້ອງພິຈາລະນາຄວາມອາດສາມາດຄວາມຮ້ອນຂອງຈຸດເຊື່ອມຕໍ່ semiconductor / ອຸປະກອນແລະກໍລະນີ / ສະພາບແວດລ້ອມ;ອັນນີ້ຮຽກຮ້ອງໃຫ້ແຜງວົງຈອນພິມ ແລະຊຸດບໍ່ຮ້ອນຂຶ້ນທັນທີ.ການທໍາລາຍ Avalanche ຫມາຍຄວາມວ່າແຮງດັນຍ້ອນກັບໃນອຸປະກອນ semiconductor ເກີນມູນຄ່າສູງສຸດແລະປະກອບເປັນພາກສະຫນາມໄຟຟ້າທີ່ເຂັ້ມແຂງເພື່ອເພີ່ມປະຈຸບັນໃນອຸປະກອນ.ກະແສໄຟຟ້ານີ້ຈະກະຈາຍພະລັງງານ, ເພີ່ມອຸນຫະພູມຂອງອຸປະກອນ, ແລະອາດຈະເຮັດໃຫ້ອຸປະກອນເສຍຫາຍ.ບໍລິສັດ semiconductor ຈະດໍາເນີນການທົດສອບ avalanche ໃນອຸປະກອນ, ຄິດໄລ່ແຮງດັນຂອງ avalanche ຂອງເຂົາເຈົ້າ, ຫຼືທົດສອບຄວາມທົນທານຂອງອຸປະກອນ.ມີສອງວິທີສໍາລັບການຄິດໄລ່ແຮງດັນ avalanche ຈັດອັນດັບ;ຫນຶ່ງແມ່ນວິທີການສະຖິຕິແລະອີກອັນຫນຶ່ງແມ່ນການຄິດໄລ່ຄວາມຮ້ອນ.ການຄິດໄລ່ຄວາມຮ້ອນແມ່ນຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງເນື່ອງຈາກວ່າມັນເປັນການປະຕິບັດຫຼາຍ.ບໍລິສັດຈໍານວນຫຼາຍໄດ້ໃຫ້ລາຍລະອຽດຂອງການທົດສອບອຸປະກອນຂອງເຂົາເຈົ້າ.ຕົວຢ່າງ, Fairchild Semiconductor ສະຫນອງ "Power MOSFET Avalanche Guidelines" (Power MOSFET Avalanche Guidelines-ສາມາດດາວໂຫຼດໄດ້ຈາກເວັບໄຊທ໌ Fairchild).ນອກເຫນືອຈາກຄອມພິວເຕີ້, ເຕັກໂນໂລຢີຍັງມີອິດທິພົນຢ່າງຫຼວງຫຼາຍຕໍ່ຜົນກະທົບຂອງ avalanche.ສໍາລັບການຍົກຕົວຢ່າງ, ຂະຫນາດຕາຍເພີ່ມຄວາມຕ້ານທານຂອງ avalanche ແລະໃນທີ່ສຸດກໍເພີ່ມຄວາມເຂັ້ມແຂງອຸປະກອນ.ສໍາລັບຜູ້ໃຊ້ສຸດທ້າຍ, ນີ້ຫມາຍຄວາມວ່າການນໍາໃຊ້ຊຸດຂະຫນາດໃຫຍ່ໃນລະບົບ.
ຂັ້ນຕອນທີ 4: ກໍານົດການປະຕິບັດການສະຫຼັບ
ຂັ້ນຕອນສຸດທ້າຍໃນການເລືອກ MOSFET ແມ່ນເພື່ອກໍານົດການປະຕິບັດການສະຫຼັບຂອງ MOSFET.ມີຫຼາຍຕົວກໍານົດການທີ່ມີຜົນກະທົບຕໍ່ການປະຕິບັດການສະຫຼັບ, ແຕ່ສໍາຄັນທີ່ສຸດແມ່ນປະຕູ / ທໍ່ລະບາຍນ້ໍາ, ປະຕູ / ແຫຼ່ງແລະລະບາຍ / ແຫຼ່ງ capacitance.ຕົວເກັບປະຈຸເຫຼົ່ານີ້ສ້າງການສູນເສຍການສະຫຼັບໃນອຸປະກອນເພາະວ່າພວກມັນຖືກສາກໄຟທຸກໆຄັ້ງທີ່ພວກເຂົາປ່ຽນ.ດັ່ງນັ້ນຄວາມໄວການສະຫຼັບຂອງ MOSFET ແມ່ນຫຼຸດລົງ, ແລະປະສິດທິພາບອຸປະກອນຍັງຫຼຸດລົງ.ເພື່ອຄິດໄລ່ການສູນເສຍທັງຫມົດໃນອຸປະກອນໃນລະຫວ່າງການສະຫຼັບ, ຜູ້ອອກແບບຕ້ອງຄິດໄລ່ການສູນເສຍໃນລະຫວ່າງການເປີດ (Eon) ແລະການສູນເສຍໃນລະຫວ່າງການປິດ (Eoff).ພະລັງງານທັງໝົດຂອງສະວິດ MOSFET ສາມາດສະແດງອອກໄດ້ໂດຍສົມຜົນຕໍ່ໄປນີ້: Psw=(Eon+Eoff)× ຄວາມຖີ່ຂອງການສະຫຼັບ.ຄ່າບໍລິການປະຕູຮົ້ວ (Qgd) ມີຜົນກະທົບຫຼາຍທີ່ສຸດໃນການປະຕິບັດການສະຫຼັບ.ໂດຍອີງໃສ່ຄວາມສໍາຄັນຂອງການປະຕິບັດການສະຫຼັບ, ເຕັກໂນໂລຢີໃຫມ່ໄດ້ຖືກພັດທະນາຢ່າງຕໍ່ເນື່ອງເພື່ອແກ້ໄຂບັນຫາການສະຫຼັບນີ້.ການເພີ່ມຂະຫນາດຊິບເພີ່ມຄ່າບໍລິການປະຕູ;ນີ້ເພີ່ມຂະຫນາດອຸປະກອນ.ເພື່ອຫຼຸດຜ່ອນການສູນເສຍສະຫຼັບ, ເຕັກໂນໂລຢີໃຫມ່ເຊັ່ນການຜຸພັງທາງລຸ່ມທີ່ຫນາແຫນ້ນໄດ້ເກີດຂື້ນ, ມີຈຸດປະສົງເພື່ອຫຼຸດຜ່ອນຄ່າປະຕູ.ຕົວຢ່າງ, ເທັກໂນໂລຍີໃໝ່ SuperFET ສາມາດຫຼຸດຜ່ອນການສູນເສຍການນຳ ແລະປັບປຸງປະສິດທິພາບການສະຫຼັບໂດຍການຫຼຸດ RDS(ON) ແລະຄ່າປະຕູ (Qg).ດ້ວຍວິທີນີ້, MOSFETs ສາມາດຮັບມືກັບແຮງດັນໄຟຟ້າຄວາມໄວສູງ (dv/dt) ແລະ transients ໃນປະຈຸບັນ (di/dt) ໃນລະຫວ່າງການສະຫຼັບ, ແລະຍັງສາມາດເຮັດວຽກໄດ້ຢ່າງຫນ້າເຊື່ອຖືໃນຄວາມຖີ່ຂອງການສະຫຼັບທີ່ສູງຂຶ້ນ.
ເວລາປະກາດ: ຕຸລາ 23-2023
